一种新型DPU架构卡制造技术

本实用新型专利技术公开了一种新型DPU架构卡，涉及服务器技术领域，包括壳体，壳体内固定设有底板和扣板，扣板通过固定支架固定连接在底板上，并通过连接器与底板构成电性相连；底板上设有用于与主板相连的金手指，还设有FPGA模块，与FPGA模块电性相连的电源模块和光模块组件，电源模块连接有两个供电端口，光模块组件连接有两个100GbE接口；扣板上设有ECPU模块，与ECPU模块电性相连的BMC模块和存储模块。本实用新型专利技术采用FPGA和CPU的带内数据处理结构，同时融合带外的管理模块BMC。形成一种新型的FPGA、CPU、NIC的数据卸载、独立安全加密的功能融为一体，同时融合带外的管理功能的架构卡，可有效提高CPU外包数据的处理能力，提高服务器的性能。器的性能。器的性能。

【技术实现步骤摘要】
一种新型DPU架构卡


[0001]本技术属于服务器
，具体涉及一种新型DPU架构卡。

技术介绍

[0002]早期单纯使用CPU不能满足AI的算力、GPU很好的可以把CPU一大部分的算力，这个相当于把大部分数据外包给GPU。市场上出现了很多的GPU产品，比如显卡，图形处理卡，AI训练卡。人们发现很多CPU其他功能也可以外包出去。于是众多的NIC(网卡)、SmartNIC(智能网卡)以及DPU的架构开始显现。
[0003]在目前云计算等大数据应用场景的不断演进，目前已经进入2*100G的接口。现有的NIC、SmartNIC等已经不能满足现有数据处理的需求，当前的CPU由于处理能力的问题，对于日益增长的数据处理需求来说已经属于服务器中不可回避的短板。为此，我们设计并提出了一种新型DPU架构卡。

技术实现思路

[0004]本技术的目的是为了解决现有技术中存在NIC、SmartNIC等的数据处理已经无法满足数据处理需求，以及2*100G的接口的缺点，而提出的一种新型DPU架构卡。本技术采用FPGA和CPU的带内数据处理结构，同时融合带外的管理模块BMC。形成一种新型的FPGA、CPU、NIC的数据卸载、独立安全加密的功能融为一体，同时融合带外的管理功能的架构卡，可有效提高CPU外包数据的处理能力，提高服务器的性能。
[0005]为了实现上述目的，本技术采用了如下技术方案：
[0006]设计一种新型DPU架构卡，包括壳体，所述壳体内固定设有底板和扣板，所述扣板通过固定支架固定连接在底板上，并通过连接器与底板构成电性相连；所述底板上设有FPGA模块，与所述FPGA模块电性相连的电源模块和光模块组件，所述电源模块连接有第一供电端口和第二供电端口，所述光模块组件连接有100GbE接口；所述扣板上设有ECPU模块，与所述ECPU模块电性相连的BMC模块和存储模块。
[0007]进一步的，所述固定支架为两条平行设置条形支架。
[0008]进一步的，所述FPGA模块采用Intel Agilex系列AGF027的FPGA。
[0009]进一步的，所述ECPU模块采用IcelakeDLCC系列8CoreD
‑
1736的CPU。
[0010]进一步的，所述BMC模块采用AST2520的BMC。
[0011]进一步的，所述100GbE接口连接型号为QSFP28的光模块组件上。
[0012]进一步的，所述扣板上还设有与所述FPGA模块电连接的CPLD模块、LSW电路和USB，所述LSW电路上连接有双接口结构的网口。
[0013]进一步的，所述底板和扣板上还分别设有第一时钟模块和第二时钟模块。
[0014]进一步的，所述底板和扣板上还分别设有第一温度传感器和第二温度传感器。
[0015]本技术提出的一种新型DPU架构卡，有益效果在于：
[0016](1)、本技术采用FPGA和CPU的带内数据处理结构，同时融合带外管理模块BMC
的DPU架构，可有效提高CPU外包数据的处理能力，提高服务器的性能，适用2*100GbE的服务器应用场景。另外，本技术采用标准的PCIE卡，以及双供电端口集中整版供电结构，有效提高了DPU架构卡的对数据处理的稳定性。
[0017](2)、本技术采用双网口结构，不影响现有服务器架构的双网口使用。DPU主动卸载后，HOST能够继续工作的方式，不改变现有的机框架构，FPGA底板可以单独作为传统的SmartNIC工作，具有多应用的场景。
附图说明
[0018]附图用来提供对本技术的进一步理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术，并不构成对本技术的限制。在附图中：
[0019]图1是本技术关于新型DPU架构卡分解结构示意图；
[0020]图2是本技术关于新型DPU架构卡的系统框图；
[0021]图3是本技术中关于时钟的系统框图；
[0022]图4是本技术中关于管理端口的系统框图；
[0023]图5是本技术中关于串口的系统框图；
[0024]图中标记为：1、壳体；2、固定支架；3、底板；30、金手指；31、FPGA模块；32、连接器；33、电源模块；331、第一供电端口；332、第二供电端口；34、第一时钟模；35、第一温度传感器；36、光模块组件；361、千兆以太网接口；4、扣板；41、ECPU模块；42、BMC模块；43、存储模块；44、CPLD模块；45、LSW电路；46、USB；47、第二时钟模块；48、第二温度传感器；49、网口。
具体实施方式
[0025]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述；显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例，基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0026]在本技术的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0027]在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“电性相连”、“设有”、“连接”等，应做广义理解，例如“连接”，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。
[0028]现结合说明书附图，详细说明本技术的结构特点。
[0029]参见图1，一种新型DPU架构卡，包括壳体1，壳体1内固定设有底板3和扣板4，扣板4通过固定支架2固定连接在底板3上，并通过连接器32与底板3构成电性相连，连接器32提供DPU架构卡的IIC\UART\GPIO、电源供电等。底板3和扣板4采用Z轴方向排列，在长度上符合
常规架构卡尺寸，不影响架构卡的正常使用，固定支架2为两条平行设置条形支架，条形支架分布在架构卡的两侧，中间空间一方面用于布局元件，另一方面形成散热通道，有利于底板3和扣板4的散热。
[0030]参见图1
‑
5，底板3上设有用于与主板相连的金手指30，还设有FPGA模块31，与FPGA模块31电性相连的电源模块33和光模块组件36，FPGA模块31采用Intel Agilex系列AGF027的FPGA，内存采用五通道非易失闪存的DDR4内存，电源模块33连接有第一供电端口331和第二供电端口33本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型DPU架构卡，包括壳体(1)，其特征在于，所述壳体(1)内固定设有底板(3)和扣板(4)，所述扣板(4)通过固定支架(2)固定连接在底板(3)上，并通过连接器(32)与底板(3)构成电性相连；所述底板(3)上设有FPGA模块(31)，与所述FPGA模块(31)电性相连的电源模块(33)和光模块组件(36)，所述电源模块(33)连接有第一供电端口(331)和第二供电端口(332)，所述光模块组件(36)连接有100GbE接口(361)；所述扣板(4)上设有ECPU模块(41)，与所述ECPU模块(41)电性相连的BMC模块(42)和存储模块(43)。2.根据权利要求1所述的一种新型DPU架构卡，其特征在于，所述固定支架(2)为两条平行设置条形支架。3.根据权利要求1所述的一种新型DPU架构卡，其特征在于，所述FPGA模块(31)采用Intel Agilex系列AGF027的FPGA。4.根据权利要求1或3所述的一种新型DPU架构卡，其特征在于，所述EC...

【专利技术属性】
技术研发人员：杨正瑞，张凯，孙磊，
申请(专利权)人：智邦大陆科技有限公司，
类型：新型
国别省市：