一种新型数据处理电路板制造技术

本实用新型专利技术涉及一种新型数据处理电路板，包括JTAG接口芯片和多组控制电路；控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个FPGA芯片与JTAG接口芯片依次并联；第一模拟开关上设有第一档位、第二档位和输入端；第二模拟开关上设有第三档位、第四档位和输出端；控制电路还包括切换模块；切换模块根据FPGA芯片的通断电状态切换第一模拟开关的输出档位；相邻两个控制电路通过输出端将数据信号传送给输入端而连接；JTAG接口芯片的JTDO引脚与第一组控制电路的输入端电连接；JTAG接口芯片的JTDI引脚与最后一组控制电路的输出端电连接；该新型数据处理电路板把不需要使用的FPGA芯片断电，而不影响电路正常工作，从而达到节能省电。省电。省电。

【技术实现步骤摘要】
一种新型数据处理电路板


[0001]本技术涉及多FPGA芯片控制系统
，更具体地说，涉及一种新型数据处理电路板。

技术介绍

[0002]在现有的多个FPGA芯片串连系统中，如图1所示，用JTAG接口芯片实时监控读取FPGA芯片温度等信息时，需要把串连的FPGA芯片全部上电打开，由JTDO引脚将数据输出到FPGA的TDI引脚，在由FPGA的TDO输出到下一个FPGA,最后串连的FPGA在将数据传回JTAG接口芯片的JTDI引脚，打开的FPGA的待机功耗为2W，如果只使用单个或某几个FPGA时，其它没有使用的FPGA待机功耗将造成电能量的浪费。

技术实现思路

[0003]本技术要解决的技术问题在于，针对现有技术的上述缺陷，提供一种新型数据处理电路板。
[0004]本技术解决其技术问题所采用的技术方案是：一种新型数据处理电路板，包括JTAG接口芯片和多组控制电路；所述控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个所述FPGA芯片与所述JTAG接口芯片依次并联；所述第一模拟开关上设有与所述FPGA芯片的TDI引脚电连接的第一档位、第二档位和接收数据信号的输入端；所述第二模拟开关上设有与所述FPGA芯片的TDO引脚电连接的第三档位、与所述第二档位电连接的第四档位，和输出所述数据信号的输出端；所述控制电路还包括切换模块；所述切换模块根据所述FPGA芯片的通断电状态切换所述第一模拟开关的输出档位；相邻两个所述控制电路通过所述输出端将所述数据信号传送给所述输入端而连接；所述JTAG接口芯片的JTDO引脚与第一组所述控制电路的所述输入端电连接；所述JTAG接口芯片的JTDI引脚与最后一组所述控制电路的所述输出端电连接；
[0005]本技术所述的新型数据处理电路板，其中，所述切换模块包括所述第一模拟开关上的第一EN引脚、所述第二模拟开关上的第二EN引脚；所述第一EN引脚与所述第二EN引脚均与所述FPGA芯片的VCC引脚电连接；
[0006]本技术所述的新型数据处理电路板，其中，所述FPGA芯片通电时，所述FPGA芯片对应的所述切换模块中的所述第一EN引脚与所述第二EN引脚均为高电平，且所述切换模块将所述第一模拟开关的输出档位切换为所述第一档位，所述第一模拟开关上的第一档位与所述FPGA芯片的TDI引脚连通，所述第二模拟开关上的第三档位与所述FPGA芯片的TDO引脚连通；
[0007]本技术所述的新型数据处理电路板，其中，所述FPGA芯片断电时，所述FPGA芯片对应的所述切换模块中的所述第一EN引脚与所述第二EN引脚均为低电平，且所述切换模块将所述第一模拟开关的输出档位切换为所述第二档位；所述第一模拟开关上的所述第二档位与所述第二模拟开关上的所述第四档位连通；
[0008]本技术所述的新型数据处理电路板，其中，所述JTAG接口芯片的JTMS引脚通过导线与多个所述FPGA芯片的TMS引脚依次并联；所述JTAG接口芯片的JTCK引脚通过另一导线与多个所述FPGA芯片的TCK引脚依次并联。
[0009]本技术的有益效果在于：该新型数据处理电路板包括JTAG接口芯片和多组控制电路,其中，控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个FPGA芯片与JTAG接口芯片依次并联，JTAG接口芯片上的JTDO引脚与第一组控制电路的输入端电连接，FPGA芯片的TDI引脚与第一模拟开关的第一档位电连接，FPGA芯片的TDO引脚与第一模拟开关的第三档位电连接；第一模拟开关的第二档位与第四档位电连接；第二模拟开关的输出端与下一控制电路的输入端电连接，控制电路还包括切换模块；切换模块根据FPGA芯片的通断电状态切换第一模拟开关的输出档位；相邻两个控制电路通过输出端将数据信号传送给输入端而连接；JTAG接口芯片的JTDO引脚与第一组控制电路的输入端电连接；JTAG接口芯片的JTDI引脚与最后一组控制电路的输出端电连接；当FPGA芯片通电时，与其对应的切换模块将第一模拟开关上的输出档位切换为第一档位，从而使FPGA芯片与JTAG接口芯片成功连接，FPGA芯片正常工作；当FPGA芯片断电时，与其对应的切换模块将第一模拟开关上的输出档位切换为第二档位，从而使JTAG接口芯片不与FPGA芯片连通，电路仍可正常工作；该新型数据处理电路板把不需要使用的FPGA芯片断电，而不影响电路正常工作，从而达到节能省电。
附图说明
[0010]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将结合附图及实施例对本技术作进一步说明，下面描述中的附图仅仅是本专利技术的部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图：
[0011]图1是现有技术中的数据处理电路板的电路原理图；
[0012]图2是本技术较佳实施例的新型数据处理电路板的电路原理图；
[0013]图3是本技术较佳实施例的FPGA1芯片的电路图；
[0014]图4是本技术较佳实施例的FPGA2芯片的电路图；
[0015]图5是本技术较佳实施例的FPGA3芯片的电路图；
[0016]图6是本技术较佳实施例的FPGA4芯片的电路图；
[0017]图7是本技术较佳实施例的JTAG接口芯片的电路图；
[0018]图8是本技术较佳实施例中与FPGA1芯片电连接的第一模拟开关及第二模拟开关的电路原理图；
[0019]图9是本技术较佳实施例中与FPGA2芯片电连接的第一模拟开关及第二模拟开关的电路原理图；
[0020]图10是本技术较佳实施例中与FPGA3芯片电连接的第一模拟开关及第二模拟开关的电路原理图；
[0021]图11是本技术较佳实施例中与FPGA4芯片电连接的第一模拟开关及第二模拟开关的电路原理图。
具体实施方式
[0022]为了使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本技术的部分实施例，而不是全部实施例。基于本专利技术的实施例，本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本技术的保护范围。
[0023]本技术较佳实施例的一种新型数据处理电路板，如图2
‑
11所示，包括JTAG接口芯片和多组控制电路；其中，控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个FPGA芯片与JTAG接口芯片依次并联；值得说明的是，JTAG接口芯片的型号可以为ACT8990或SN54ACT8990，FPGA芯片的型号为X6CVL365T，第一模拟开关与第二模拟开关的型号为BL1551，该JTAG接口芯片、FPGA芯片、第一模拟开关与第二模拟开关也可以采用现有技术中其他的芯片型号，在此不再赘述；第一模拟开关上设有与FPGA芯片的TDI引脚电连接的第一档位、第二档位和接收数据信号的输入端；该第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种新型数据处理电路板，其特征在于，包括JTAG接口芯片和多组控制电路；所述控制电路包括FPGA芯片、第一模拟开关和第二模拟开关；多个所述FPGA芯片与所述JTAG接口芯片依次并联；所述第一模拟开关上设有与所述FPGA芯片的TDI引脚电连接的第一档位、第二档位和接收数据信号的输入端；所述第二模拟开关上设有与所述FPGA芯片的TDO引脚电连接的第三档位、与所述第二档位电连接的第四档位，和输出所述数据信号的输出端；所述控制电路还包括切换模块；所述切换模块根据所述FPGA芯片的通断电状态切换所述第一模拟开关的输出档位；相邻两个所述控制电路通过所述输出端将所述数据信号传送给所述输入端而连接；所述JTAG接口芯片的JTDO引脚与第一组所述控制电路的所述输入端电连接；所述JTAG接口芯片的JTDI引脚与最后一组所述控制电路的所述输出端电连接。2.根据权利要求1所述的新型数据处理电路板，其特征在于，所述切换模块包括所述第一模拟开关上的第一EN引脚、所述第二模拟开关上的第二EN引脚；所述第一EN引脚与所述第二EN引脚均与所述F...

【专利技术属性】
技术研发人员：林丰，刘冰，
申请(专利权)人：深圳市领世达科技有限公司，
类型：新型
国别省市：