本发明专利技术涉及半导体元件驱动电路及半导体元件驱动装置，目的在于提供能够降低通断损耗，提高短路耐量的技术。半导体装置具有第1开关和第1驱动器。第1开关基于来自传输电路的同步信号和相对于同步信号而延迟的延迟信号，选择电源电位及生成电位的一者作为第1开关输出电位而输出。第1驱动器基于传输电路的同步信号和第1开关输出电位，对双极晶体管元件的栅极进行充电。极进行充电。极进行充电。
【技术实现步骤摘要】
半导体元件驱动电路及半导体元件驱动装置
[0001]本专利技术涉及半导体元件驱动电路及半导体元件驱动装置。
技术介绍
[0002]作为半导体元件的驱动，提出有为了改善性能而对将性能不同的功率晶体管组合起来的半导体元件进行驱动的技术。例如，提出了对将作为单极晶体管元件的MOSFET(Metal Oxide Semiconductor Field Effect Transistor)和作为双极晶体管元件的IGBT(Insulated Gate Bipolar Transistor)组合起来的半导体元件进行驱动的技术。
[0003]在该驱动中，IGBT影响短路耐量。因此，提出有为了提高短路耐量而使IGBT侧的栅极电压低于MOSFET侧的栅极电压的技术(例如专利文献1)。
[0004]专利文献1：日本特开2017
‑
28779号公报
[0005]但是，提高短路耐量与降低通断损耗存在折衷的关系。因此，存在以下问题，即，在使IGBT接通的期间，如果始终使IGBT侧的栅极电压低而提高短路耐量，则通断损耗会变高。
技术实现思路
[0006]因此，本专利技术就是鉴于上述这样的问题而提出的，其目的在于提供能够降低通断损耗，提高短路耐量的技术。
[0007]本专利技术涉及的半导体元件驱动电路对双极晶体管元件及单极晶体管元件进行驱动，所述半导体元件驱动电路具有：传输电路，其基于输入信号而生成与所述输入信号同步的同步信号；电位生成电路，其基于电源电位而生成与所述电源电位不同的电位作为生成电位；第1开关，其基于来自所述传输电路的所述同步信号和相对于所述同步信号而延迟的延迟信号，选择所述电源电位及所述生成电位的一者作为第1开关输出电位而输出；第1驱动器，其基于所述传输电路的所述同步信号和所述第1开关输出电位，对所述双极晶体管元件的栅极进行充电；以及第2驱动器，其基于所述电源电位及所述生成电位的一者和所述传输电路的所述同步信号，对所述单极晶体管元件的栅极进行充电。
[0008]专利技术的效果
[0009]根据本专利技术，第1开关基于来自传输电路的同步信号和延迟信号，选择电源电位及生成电位的一者作为第1开关输出电位而输出，第1驱动器基于传输电路的同步信号和第1开关输出电位，对双极晶体管元件的栅极进行充电。根据这样的结构，能够降低通断损耗，提高短路耐量。
附图说明
[0010]图1是表示实施方式1涉及的半导体元件驱动电路的结构的电路框图。
[0011]图2是表示实施方式1涉及的半导体元件驱动电路的动作时序的时序图。
[0012]图3是表示升压电路的结构例的电路图。
[0013]图4是表示第1电源切换开关的结构例的电路图。
[0014]图5是表示实施方式2涉及的半导体元件驱动电路的结构的电路框图。
[0015]图6是表示实施方式2涉及的半导体元件驱动电路的动作时序的时序图。
[0016]图7是表示实施方式2涉及的传感器输出电位及输出电位的温度依赖性的图。
[0017]图8是表示温度传感器的结构例的电路图。
[0018]图9是表示钳位电路的结构例的电路图。
[0019]图10是表示实施方式3涉及的半导体元件驱动电路的结构的电路框图。
[0020]图11是表示实施方式3涉及的半导体元件驱动电路的动作时序的时序图。
[0021]图12是表示实施方式4涉及的半导体元件驱动电路的结构的电路框图。
[0022]图13是表示实施方式4的变形例涉及的半导体元件驱动电路的结构的电路框图。
[0023]图14是表示实施方式5涉及的半导体元件驱动电路的结构的电路框图。
[0024]图15是表示实施方式5涉及的半导体元件驱动电路的动作时序的时序图。
[0025]图16是表示第1降压电路的结构例的电路图。
[0026]图17是表示第2降压电路的结构例的电路图。
具体实施方式
[0027]以下，一边参照附图，一边对实施方式进行说明。以下的各实施方式中说明的特征是例示，并非全部的特征都是必须的。另外，在以下示出的说明中，在多个实施方式中对相同的结构要素标注相同或类似的标号，主要对不同的结构要素进行说明。另外，在以下所记载的说明中，“上”、“下”、“左”、“右”、“表”或“背”等特定的位置及方向也并非必须与实际实施时的位置及方向一致。
[0028]＜实施方式1＞
[0029]图1是表示本实施方式1涉及的半导体元件驱动电路IC的结构的电路框图。图2是表示该半导体元件驱动电路IC的动作时序的时序图。
[0030]图1的半导体元件驱动电路IC基于输入信号IN1和外部电源23的电源电位VCC而将输出信号OUT1、OUT2输出至作为双极晶体管元件的IGBT 21的栅极和作为单极晶体管元件的MOSFET 22的栅极。由此，半导体元件驱动电路IC对IGBT 21及MOSFET 22进行驱动。
[0031]此外，IGBT 21及MOSFET 22并联连接在未图示的半导体开关元件或未图示的电源与未图示的半导体开关元件或接地电位GND之间。IGBT 21及MOSFET 22的材料可以包含通常的硅(Si)，也可以包含碳化硅(SiC)、氮化镓(GaN)、金刚石等宽带隙半导体。在IGBT 21及MOSFET 22由宽带隙半导体构成的情况下，能够实现高温下及高电压下的动作的稳定化及通断速度的高速化。
[0032]图1的半导体元件驱动电路IC具有传输电路1、升压电路2a、作为第1开关的第1电源切换开关3、第1驱动器4、第2驱动器5和缓冲器6a、6b。
[0033]传输电路1基于输入信号IN1而生成与输入信号IN1同步且具有电源电位VCC作为高电平的电位的同步信号IN2。同步信号IN2被输入至第1电源切换开关3且经由缓冲器6a而被输入至第1驱动器4及第2驱动器5。由缓冲器6a生成的同步信号IN3与同步信号IN2同步，具有电源电位VCC作为高电平的电位。这样，同步信号IN3与同步信号IN2相对应，因此，在以下的说明中，有时不区分同步信号IN2和同步信号IN3。
[0034]升压电路2a如图2所示生成比电源电位VCC高的升压电位VE作为生成电位。作为电
位生成电路的升压电路2a基于电源电位VCC而生成与电源电位VCC不同的电位作为生成电位。
[0035]电源电位VCC、升压电位VE、同步信号IN2和相对于同步信号IN2而延迟的延迟信号即信号GE被输入至图1的第1电源切换开关3。由缓冲器6b生成的信号GE如图2所示与来自IGBT 21的栅极的栅极信号即来自第1驱动器4的输出信号OUT1同步，具有电源电位VCC作为高电平的电位。这样，信号GE与栅极信号相对应，因此，在以下的说明中，有时不区分信号GE和栅极信号。
[0036]第1电源切换开关3基于来自传输电路1的同步信号IN2和作为延迟信号的信号GE，选择电源电位VCC和生成电位即升压电位VE的一者作为第1开关本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体元件驱动电路，其对双极晶体管元件及单极晶体管元件进行驱动，所述半导体元件驱动电路具有：传输电路，其基于输入信号而生成与所述输入信号同步的同步信号；电位生成电路，其基于电源电位而生成与所述电源电位不同的电位作为生成电位；第1开关，其基于来自所述传输电路的所述同步信号和相对于所述同步信号而延迟的延迟信号，选择所述电源电位及所述生成电位的一者作为第1开关输出电位而输出；第1驱动器，其基于所述传输电路的所述同步信号和所述第1开关输出电位，对所述双极晶体管元件的栅极进行充电；以及第2驱动器，其基于所述电源电位及所述生成电位的一者和所述传输电路的所述同步信号，对所述单极晶体管元件的栅极进行充电。2.根据权利要求1所述的半导体元件驱动电路，其中，所述电位生成电路包含生成比所述电源电位高的升压电位作为所述生成电位的升压电路，所述延迟信号包含来自所述双极晶体管元件的所述栅极的栅极信号，所述第2驱动器基于所述传输电路的所述同步信号和所述生成电位对所述单极晶体管元件的所述栅极进行充电。3.根据权利要求1所述的半导体元件驱动电路，其中，所述电位生成电路包含生成比所述电源电位高的升压电位作为所述生成电位的升压电路，所述半导体元件驱动电路还具有：温度传感器，其基于所述半导体元件驱动电路的温度，将比所述升压电位小且具有负的温度依赖性的电位作为传感器输出电位而输出；以及钳位电路，其在所述传感器输出电位大于或等于所述电源电位的情况下输出所述传感器输出电位，在所述传感器输出电位小于所述电源电位的情况下输出所述电源电位，所述第1开关基于所述同步信号和所述延迟信号，选择从所述钳位电路输出的电位及所述生成电位的一者作为所述第1开关输出电位而输出。4.根据权利要求1所述的半...
【专利技术属性】
技术研发人员：福留淳，外园和也，羽野光隆，寺户悠贵，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。