一种电子装置及线缆连接检测方法制造方法及图纸

本申请实施例提供一种电子装置及线缆连接检测方法，该电子装置包括主板和副板，主板上配置有多个第一连接器，副板上配置有多个第二连接器，多个第一连接器与多个第二连接器一一对应；主板上部署有复杂可编程逻辑器件CPLD，副板上部署有一个或多个信号区分部件；信号区分部件用于获得不同类型的信号，该类型包括频率和/或占空比；信号区分部件用于将不同类型的信号分别输出至多个第二连接器，其中不同的第二连接器接入的信号的类型不同；CPLD用于根据多个第一连接器中每个第一连接器的信号的类型，确定主板与副板之间的线缆是否正确连接。采用本申请实施例，能够方便、快捷地检测线缆连接是否正确。测线缆连接是否正确。测线缆连接是否正确。

【技术实现步骤摘要】
一种电子装置及线缆连接检测方法


[0001]本申请涉及计算机
，尤其涉及一种电子装置及线缆连接检测方法。

技术介绍

[0002]随着计算产业的不断发展，数据通信的速率越来越快，为了满足更高的信号传输速率要求，服务器内部主板与背板、主板与Riser卡之间使用的高速线缆越来越多，由于接口大多保持一致，组装环节很容易将线缆接错，导致数据传输出现问题。
[0003]因此，如何检测线缆是否接错是本领域技术人员需要解决的技术问题。

技术实现思路

[0004]本申请实施例公开了一种电子装置及线缆连接检测方法，能够方便、快捷地检测线缆连接是否正确。
[0005]第一方面，本申请实施例提供一种电子装置，该电子装置包括主板和副板，所述主板上配置有多个第一连接器，所述副板上配置有多个第二连接器，所述多个第一连接器与所述多个第二连接器一一对应；所述主板上部署有复杂可编程逻辑器件CPLD，所述副板上部署有一个或多个信号区分部件；
[0006]所述信号区分部件用于获得不同类型的信号，其中，所述类型包括频率和/或占空比；
[0007]所述信号区分部件用于将所述不同类型的信号分别输出至所述多个第二连接器，其中，不同的第二连接器接入的信号的类型不同；
[0008]所述CPLD用于根据所述多个第一连接器中每个第一连接器的信号的类型，确定所述主板与所述副板之间的线缆是否正确连接。
[0009]采用上述方法，通过在该副板上设置信号区分部件，能够划分出不同类型的分别与不同第二连接器对应的信号，而该主板上的CPLD可以基于不同第二连接器对应的信号类型确定出相应的第一连接器应该接收到的信号类型，该CPLD将每个第一连接器应该收到的信号的类型与该第一连接器实际收到的信号类型进行比较，如果两者不同则可以确定主板与副板之间连接的线缆属于错误连接，如果两者相同则可以确定主板与副板之间连接的线缆属于正确连接。基于这种思路，可以快速、准确地检测出线缆是否正确连接。
[0010]结合第一方面，在第一方面的一种可能的实现方式中，所述多个第一连接器中每个第一连接器对应的第二连接器接入的信号的类型的情况设置在了所述CPLD中；若检测到所述第一连接器的信号的类型为目标类型，则所述第一连接器上连接到所述副板的线缆连接正确，其中，所述目标类型为所述第一连接器对应的第二连接器接入的信号的类型。
[0011]结合第一方面，或者第一方面的上述任一种可能的实现方式中，在第一方面的又一种可能的实现方式中，所述副板包括背板和/或Riser卡。
[0012]结合第一方面，或者第一方面的上述任一种可能的实现方式中，在第一方面的又一种可能的实现方式中，所述类型具体为频率，所述副板还包括晶振；在获得不同类型的信
号方面，所述信号区分部件具体用于对所述晶振的基频信号进行分频处理得到不同频率的信号。
[0013]结合第一方面，或者第一方面的上述任一种可能的实现方式中，在第一方面的又一种可能的实现方式中，所述晶振的基频信号还用于输出至所述多个第二连接器中的一个第二连接器。可以理解，将晶振的基频信号也作为一路输入，可以减少信号区分部件的压力，从而最大限度的压缩了信号区分部件的部署数量，有利于节省空间和成本。
[0014]结合第一方面，或者第一方面的上述任一种可能的实现方式中，在第一方面的又一种可能的实现方式中，所述信号区分部件包括D触发器，所述D触发器的D引脚连接了所述D触发器的引脚。通过这种连接方式，使得双D触发器能够实现分频功能，降低了设计的复杂度。
[0015]结合第一方面，或者第一方面的上述任一种可能的实现方式中，在第一方面的又一种可能的实现方式中，所述D触发器具体为双D触发器，所述副板上具体部署有一个信号区分部件，所述一个信号区分部件为第一双D触发器，所述第一双D触发器1CP引脚用于接所述晶振的基频信号，所述第一双D触发器的1Q引脚输出的分频信号的一个支路用于输出至所述多个第二连接器中的一个第二连接器，所述第一双D触发器的1Q引脚输出的分频信号的另一个支路用于输出至所述第一双D触发器的2CP引脚，所述第一双D触发器的2Q引脚输出的分频信号用于输出至所述多个第二连接器中的一个第二连接器。
[0016]结合第一方面，或者第一方面的上述任一种可能的实现方式中，在第一方面的又一种可能的实现方式中，所述D触发器具体为双D触发器，所述副板上具体部署有多个信号区分部件，所述多个信号区分部件具体为多个双D触发器，所述多个双D触发器包括第二双D触发器和第三双D触发器，所述第二双D触发器与所述第三双D触发器以级联的方式连接；
[0017]所述第二双D触发器1CP引脚用于接所述晶振的基频信号，所述第二双D触发器的1Q引脚输出的分频信号的一个支路用于输出至所述多个第二连接器中的一个第二连接器，所述第二双D触发器的1Q引脚输出的分频信号的另一个支路用于输出至所述第二双D触发器的2CP引脚，所述第二双D触发器的2Q引脚输出的分频信号用于输出至所述多个第二连接器中的一个第二连接器；
[0018]所述第三双D触发器1CP引脚用于接所述第二双D触发器的2Q引脚，所述第三双D触发器的1Q引脚输出的分频信号的一个支路用于输出至所述多个第二连接器中的一个第二连接器，所述第三双D触发器的1Q引脚输出的分频信号的另一个支路用于输出至所述第三双D触发器的2CP引脚，所述第三双D触发器的2Q引脚输出的分频信号用于输出至所述多个第二连接器中的一个第二连接器。
[0019]可以理解，通过级联的方式可以分频出任意所需数量的不同频率的信号。
[0020]结合第一方面，或者第一方面的上述任一种可能的实现方式中，在第一方面的又一种可能的实现方式中，所述电子装置还包括基板管理控制器BMC，所述CPLD还用于将所述线缆是否正确连接的检测结果上报给所述BMC，所述BMC用于输出提示信息，以提示所述主板与所述副板之间的线缆连接错误。可以理解，通过这种提示机制，可以让用户快速发现问题并及时补救，从而尽早纠正主板与副板之间线缆的错误连接。
[0021]第二方面，本申请实施例提供一种副板，所述副板上配置有多个第二连接器，所述多个第二连接器与主板上的多个第一连接器一一对应，其中：
[0022]所述信号区分部件用于获得不同类型的信号，其中，所述类型包括频率和/或占空比；
[0023]所述信号区分部件用于将所述不同类型的信号分别输出至所述多个第二连接器，其中，不同的第二连接器接入的信号的类型不同；
[0024]所述多个第二连接器用于将信号通过线缆传输至所述主板的多个第一连接器。
[0025]采用上述方法，通过在该副板上设置信号区分部件，能够划分出不同类型的分别与不同第二连接器对应的信号，而该主板上的CPLD可以基于不同第二连接器对应的信号类型确定出相应的第一连接器应该接收到的信号类型，该CPLD将每个第一连接器应该收到的信号的类型与该第一连接器实际收到的信号类型进行比较，如果两者不同则可以确定主板与副板之间连接的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电子装置，其特征在于，包括主板和副板，所述主板上配置有多个第一连接器，所述副板上配置有多个第二连接器，所述多个第一连接器与所述多个第二连接器一一对应；所述主板上部署有复杂可编程逻辑器件CPLD，所述副板上部署有一个或多个信号区分部件；所述信号区分部件用于获得不同类型的信号，其中，所述类型包括频率和/或占空比；所述信号区分部件用于将所述不同类型的信号分别输出至所述多个第二连接器，其中，不同的第二连接器接入的信号的类型不同；所述CPLD用于根据所述多个第一连接器中每个第一连接器的信号的类型，确定所述主板与所述副板之间的线缆是否正确连接。2.根据权利要求1所述的电子装置，其特征在于，所述多个第一连接器中每个第一连接器对应的第二连接器接入的信号的类型的情况设置在了所述CPLD中；若检测到所述第一连接器的信号的类型为目标类型，则所述第一连接器上连接到所述副板的线缆连接正确，其中，所述目标类型为所述第一连接器对应的第二连接器接入的信号的类型。3.根据权利要求1所述的电子装置，其特征在于，所述副板包括背板和/或Riser卡。4.根据权利要求1
‑
3任一项所述的电子装置，其特征在于，所述类型具体为频率，所述副板还包括晶振；在获得不同类型的信号方面，所述信号区分部件具体用于对所述晶振的基频信号进行分频处理得到不同频率的信号。5.根据权利要求4所述的电子装置，其特征在于，所述晶振的基频信号还用于输出至所述多个第二连接器中的一个第二连接器。6.根据权利要求4或5所述的电子装置，其特征在于，所述信号区分部件包括D触发器，所述D触发器的D引脚连接了所述D触发器的引脚。7.根据权利要求6所述的电子装置，其特征在于，所述D触发器具体为双D触发器，所述副板上具体部署有一个信号区分部件，所述一个信号区分部件为第一双D触发器，所述第一双D触发器1CP引脚用于接所述晶振的基频信号，所述第一双D触发器的1Q引脚输出的分频信号的一个支路用于输出至所述多个第二连接器中的一个第二连接器，所述第一双D触发器的1Q引脚输出的分频信号的另一个支路用于输出至所述第一双D触发器的2CP引脚，所述第一双D触发器的2Q引脚输出的分频信号用于输出至所述多个第二连接器中的一个第二连接器。8.根据权利要求6所述的电子装置，其特征在于，所述D触发器具体为双D触发器，所述副板上具体部署有多个信号区分部件，所述多个信号区分部件具体为多个双D触发器，所述多个双D触发器包括第二双D触发器和第三双D触发器，所述第二双D触发器与所述第三双D触发器以级联的方式连接；所述第二双D触发器1CP引脚用于接所述晶振的基频信号，所述第二双D触发器的1Q引脚输出的分频信号的一个支路用于输出至所述多个第二连接器中的一个第二连接器，所述第二双D触发器的1Q引脚输出的分频信号的另一个支路用于输出至所述第二双D触发器的2CP引脚，所述第二双D触发器的2Q引脚输出的分频信号用于输出至所述多个第二连接器中的一个第二连接器；所述第三双D触发器1CP引脚用于接所述第二双D触发器的2Q引脚，所述第三双D触发器
的1Q引脚输出的分频信号的一个支路用于输出至所述多个第二连接器中的一个第二连接器，所述第三双D触发器的1Q引脚输出的分频信号的另一个支路用于输出至所述第三双D触发器的2CP引脚，所述第三双D触发器的2Q引脚输出的分频信号用于输出至所述多个第二连接器中的一个第二连接器。9.根据权利要求1
‑
8任一项所述的电子装置，其特征在于，所述电子装置还包括基板管理控制器BMC，所述CPLD还用于将所述线缆是否正确连接的检测结果上报给所述BMC，所述BMC用于输出提示信息，以提示所述主板与所述副板之间的线缆连接错误。10.一种副板，其特征在于，所述副板上配置有多个第二连接器，所述多个第二连接器与主板上的多个第一连接器一一对应，其中：所述信号区分部件用于获得不同类型的信号，其中，所述类型包括频率和/或占空比；所述信号区分部件用于将所述不同类型的信号分别输出至所述多个第二连接器，其中，不同的第二连接器接入的信号的类型不同；所述多个第二连接器用于将信号通过线缆传输至所述主板的多个第一连接器。11.根据权利要求10所述的副板，其特征在于，所述副板包括背板和/或Riser卡。12.根据权利要求10
‑
11任一项所述的副板，其特征在于，所述类型具体为频率，所述副板还包括晶振；在获得不同类型的信号方面，所述信号区分部件具体用于对所述晶振的基频信号进行分频处理得到不同频率的信号。13.根据权利要求12所述的副板，其特征在于，所述晶振的基频信号还用于输出至所述多个第二连接器中的一个第二连接器。14.根据权利要求12或13所述的副板，其特征在于，所述信号区分部件包括D触发器，所述D触发器的D引脚连接了所述D触发器的引脚。15.根据权利要求14所述的副板，其特征在于，所述D触发器具体为双D触发器，所述副板上具体部署有一个信号区分部件，所述一个信号区分部件为第一双D触发器，所述第一双D触发器1CP引脚用于接所述晶振的基频信号，所述第一双D触发器的1Q引脚输出的分频信号的一个支路用于输出至所述多个第二连接器中的一个第二连接器，所述第一双D触发器的1Q引脚输出的分频信号的另一个支路用于输出至所述第一双D触发器的2CP引脚，所述第一双D触发器的2Q引脚输出的分频信号用于输出至所述多个第二连接器中的一个第二连接器。16.根据权利要求14所述的副板，其特征在于，所述D触发器具体为双D触发器，所述副板上具体部署有多个信号区分部件，所述多个信号区分部件具体为多个双D触发器，所述多个双D触发器包括第二双D触发器和第三双D触发器，所述第二双D触发器与所述第三双D触发器...

【专利技术属性】
技术研发人员：唐钰朝，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：