一种基于ZYNQ的可编程超快速延时脉冲发生器及方法，包括波形数据处理模块、并串转换模块、延时模块、脉宽合成模块和幅值调节模块等，可输出多路脉冲幅度、周期、宽度和脉冲延时均可编程的脉冲信号。本发明专利技术使用一款ZYNQ开发板和少量外围电路实现超快速延时精度的多通道脉冲信号，并在ZYNQ内部实现串口通信协议，使脉冲发生器具备可编程控制功能，脉冲周期、脉冲宽度和脉冲延时均可通过编程控制，搭配脉冲幅度控制电路，使脉冲幅度可编程。本发明专利技术功能灵活，结构简单，可以独立工作，又可以作为模块化电路集成到其他系统中。本发明专利技术可用于量子计算、量子精密测量和量子传感等领域。量子精密测量和量子传感等领域。量子精密测量和量子传感等领域。
【技术实现步骤摘要】
一种基于ZYNQ的可编程超快速延时脉冲发生器及方法
[0001]本专利技术涉及脉冲信号技术，尤其涉及一种基于ZYNQ的可编程超快速延时脉冲发生器及方法。
技术介绍
[0002]脉冲发生器是一种脉冲发生设备，其产生的脉冲信号可以用作高时间精度的控制信号和系统激励信号。序列信号发生器有着广泛的应用场景，其不仅能够应用于传统的通信、电视广播系统和超声诊断等领域，还在量子计算、量子通讯和量子精密测量等前沿科学领域中也扮演着重要的角色。
[0003]尽管许多仪器厂商提供了高精度脉冲发生器等专用仪器，但是高昂的价格和较大的体积限制了其应用场景。在确保脉冲参数高精度的同时，更小的电路的体积和更低的生产成本具有显著的实际意义。高精度定时控制是脉冲产生电路的关键，现有方案大多采用MCU(Micro
‑
Controller Unit)或FPGA(Field Programmable Gate Array)实现计数器的方法来控制脉冲时间，其脉冲时间精度受限于计数器时钟频率，难以实现超快速的延时精度。
技术实现思路
[0004]本专利技术针对现有技术中的不足，提供一种基于ZYNQ的可编程超快速延时脉冲发生器及方法。
[0005]本专利技术的技术解决方案如下：
[0006]一种基于ZYNQ的可编程超快速延时脉冲发生器，其特征在于，包括ZCU102开发板模块，外部PCB模块，以及外围的上位机；所述开发板模块包括ARM模块，FPGA模块，时钟模块，第一电源模块，以及存储模块；所述FPGA模块包括幅值调节控制模块，延时调节控制模块，波形数据处理模块，第一并串转换模块，第二并串转换模块，第一延时模块，第二延时模块；所述PCB模块包括第二电源模块，脉宽合成模块，幅值调节模块；所述开发板模块和所述PCB模块通过板间接口进行连接；
[0007]所述上位机与ARM模块进行通信，以确定以下参数：脉冲幅值，脉冲周期，通道数选择，以及脉冲延时；
[0008]时钟模块的基准时钟由外部晶振提供，通过时钟模块产生具有倍频关系的两路时钟即低速时钟和高速时钟，低速时钟用作读取存储单元的数据，高速时钟用作串行数据的传输；
[0009]幅值调节控制模块通过AXI总线协议接收来自ARM模块的幅值调节命令写入寄存器，通过SPI总线协议经FMC接口传输到PCB板的幅值调节模块实现可编程幅值调节；
[0010]延时调节模块通过AXI协议接收来自ARM模块的延时调节命令写入寄存器，作用于延时模块实现精细延时调节；
[0011]存储模块由ARM模块写入上升沿和下降沿数据供波形数据处理模块读出；
[0012]波形数据处理模块读取存储模块中上升沿和下降沿的数据并分别发送到第一并
串转换模块和第二并串转换模块；
[0013]第一并串转换模块和第二并串转换模块分别将上升沿和下降沿的并行数据进行串行转换，输出到FMC接口；
[0014]脉宽合成模块将上升沿和下降沿信号进行合成，输出具有精细调节脉宽功能的脉冲信号；
[0015]幅值调节模块接收来自幅值调节控制模块的命令，进行幅值可编程调节输出。
[0016]第一并串转换模块和第二并串转换模块均有OSERDES并串转换功能，延时调节控制模块具有OSERDES控制功能，第一延时模块和第二延时模块具有ODELAY3延时功能。
[0017]所述OSERDES控制功能实现并行脉冲串转脉冲比特流，ODELAY3延时功能实现脉冲超高时间分辨率精细延时。
[0018]第一并串转换模块和第二并串转换模块均为Zynq UltraScale+系列FPGA内部OSERDES模块，第一并串转换模块和第二并串转换模块均采用倍频时钟的方式实现并行数据转换成串行数据。
[0019]ARM模块接收来自上位机的脉冲波形控制指令，脉冲波形控制指令包含四路脉冲的幅值，脉冲周期，脉冲宽度，以及脉冲延时，并将波形数据发送到存储模块，幅值指令通过AXI协议发送到幅值调节控制模块，延时指令通过AXI协议发送到延时调节控制模块；幅值调节控制模块将四路脉冲的幅值通过SPI协议发送到幅值调节模块对应的寄存器中，ARM模块与上位机之间的通信采用UART通用异步收发传输串口协议,或采用PCI
‑
Express协议,或采用TCP传输控制协议。
[0020]存储模块选用Micron公司的DDR4存储芯片，波形数据存储模块通过ZYNQ芯片集成的FIFO模块单元进行并行数据读取，或者，存储模块选用BLOCK RAM存储单元作为存储模块，使用Block Memory Generator存储控制单元对其进行读写控制。
[0021]超快速延时脉冲波形采用上升沿和下降沿合成的方式，对应的数据分别进行存储，经过并串转换模块后的串行数据通过脉宽合成的方式进行合成，所述脉宽合成的方式采用基于级联D触发器的脉宽合成模块，或者采用基于与门精细调节的脉宽合成模块，所述基于级联D触发器的脉宽合成模块包括第一扇出模块和第二扇出模块，所述第一扇出模块具有上升沿信号输入端，所述第二扇出模块具有下降沿信号输入端，所述第一扇出模块扇出第一时钟信号至第一D触发器的第一时钟输入端，扇出第一复位信号至第一D触发器的第一复位端，第一D触发器的输出端输出A信号至第三D触发器的第三时钟输入端，所述第二扇出模块扇出第二时钟信号至第二D触发器的第二时钟输入端，扇出第二复位信号至第二D触发器的第二复位端，第二D触发器的输出端输出B信号至第三D触发器的第三复位端，所述第三D触发器的输出端输出以A信号作为上升沿并延时至以B信号作为下降沿的合成脉冲信号或合成脉宽信号。
[0022]幅值调节模块选用ADI公司的LMH6401芯片，通过SPI协议配置可直接实现0～5V可编程幅值输出。
[0023]第二电源模块的主电源由FMC接口提供，电压转换芯片选择TI公司的LT1764A芯片，为脉宽合成模块和幅值调节控制模块进行供电。
[0024]基于ZYNQ的可编程超快速延时脉冲发生方法，其特征在于，包括以下步骤：
[0025]步骤S101，通过上位机软件设置脉冲序列波形参数，并将参数传输到ARM模块；
[0026]步骤S102，ARM模块将接收的参数进行分析和计算，将上升沿和下降沿的波形数据分别写入存储模块中；
[0027]步骤S103，ARM模块将脉冲幅值和延时参数通过如AXI4等协议传输到幅值调节模块和延时调节模块的寄存器中；
[0028]步骤S104，波形数据处理模块读取存储模块中的波形数据，并将上升沿和下降沿数据分别经过并串转换模块转换为串行数据；
[0029]步骤S105，上升沿和下降沿的串行数据经过延时调节模块控制后的延时模块通过如FMC等接口连接传输到PCB板上；
[0030]步骤S106，上升沿和下降沿数据经过脉宽合成模块合成为具有精细脉宽和延迟调节的脉冲波形；
[0031]步骤S107，幅值调节控制模块将参数通过如SPI等协议对幅本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于ZYNQ的可编程超快速延时脉冲发生器，其特征在于，包括ZCU102开发板模块，外部PCB模块，以及外围的上位机；所述开发板模块包括ARM模块，FPGA模块，时钟模块，第一电源模块，以及存储模块；所述FPGA模块包括幅值调节控制模块，延时调节控制模块，波形数据处理模块，第一并串转换模块，第二并串转换模块，第一延时模块，第二延时模块；所述PCB模块包括第二电源模块，脉宽合成模块，幅值调节模块；所述开发板模块和所述PCB模块通过板间接口进行连接；所述上位机与ARM模块进行通信，以确定以下参数：脉冲幅值，脉冲周期，通道数选择，以及脉冲延时；时钟模块的基准时钟由外部晶振提供，通过时钟模块产生具有倍频关系的两路时钟即低速时钟和高速时钟，低速时钟用作读取存储单元的数据，高速时钟用作串行数据的传输；幅值调节控制模块通过AXI总线协议接收来自ARM模块的幅值调节命令写入寄存器，通过SPI总线协议经FMC接口传输到PCB板的幅值调节模块实现可编程幅值调节；延时调节模块通过AXI协议接收来自ARM模块的延时调节命令写入寄存器，作用于延时模块实现精细延时调节；存储模块由ARM模块写入上升沿和下降沿数据供波形数据处理模块读出；波形数据处理模块读取存储模块中上升沿和下降沿的数据并分别发送到第一并串转换模块和第二并串转换模块；第一并串转换模块和第二并串转换模块分别将上升沿和下降沿的并行数据进行串行转换，输出到FMC接口；脉宽合成模块将上升沿和下降沿信号进行合成，输出具有精细调节脉宽功能的脉冲信号；幅值调节模块接收来自幅值调节控制模块的命令，进行幅值可编程调节输出。2.根据权利要求1所述的基于ZYNQ的可编程超快速延时脉冲发生器，其特征在于，第一并串转换模块和第二并串转换模块均有OSERDES并串转换功能，延时调节控制模块具有OSERDES控制功能，第一延时模块和第二延时模块具有ODELAY3延时功能。3.根据权利要求1所述的基于ZYNQ的可编程超快速延时脉冲发生器，其特征在于，所述OSERDES控制功能实现并行脉冲串转脉冲比特流，ODELAY3延时功能实现脉冲超高时间分辨率精细延时。4.根据权利要求1所述的基于ZYNQ的可编程超快速延时脉冲发生器，其特征在于，第一并串转换模块和第二并串转换模块均为Zynq UltraScale+系列FPGA内部OSERDES模块，第一并串转换模块和第二并串转换模块均采用倍频时钟的方式实现并行数据转换成串行数据。5.根据权利要求1所述的基于ZYNQ的可编程超快速延时脉冲发生器，其特征在于，ARM模块接收来自上位机的脉冲波形控制指令，脉冲波形控制指令包含四路脉冲的幅值，脉冲周期，脉冲宽度，以及脉冲延时，并将波形数据发送到存储模块，幅值指令通过AXI协议发送到幅值调节控制模块，延时指令通过AXI协议发送到延时调节控制模块；幅值调节控制模块将四路脉冲的幅值通过SPI协议发送到幅值调节模块对应的寄存器中，ARM模块与上位机之间的通信采用UART通用异步收...
【专利技术属性】
技术研发人员：袁珩，刘禹辰，李湘云，崔志颖，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。