具有帧内响应的串行数据通信制造技术

本公开的实施例涉及具有帧内响应的串行数据通信。下面描述一种用于总线节点的方法。根据一个实施例，该方法包括经过第一数据通道接收第一帧。第一帧至少包括带有第一报头数据的第一报头字段和带有第一有效载荷数据的第一有效载荷字段。该方法还包括对由第一报头数据确定的读取地址执行读取操作并生成第二帧，其至少包含带有第二有效载荷数据的第二有效载荷字段。这些第二有效载荷数据基于执行读取操作时读取的数据。该方法还包括经过第二数据通道发送第二帧，同时经过第一数据通道接收第一帧，并基于第一有效载荷数据执行写入操作。并基于第一有效载荷数据执行写入操作。并基于第一有效载荷数据执行写入操作。

【技术实现步骤摘要】
具有帧内响应的串行数据通信


[0001]本说明涉及经过串行数据总线进行基于帧的串行数据通信领域,串行数据总线诸如SPI(串行外设接口)、HSSL(高速串行链路)、MSB(微秒总线)、I2C总线(集成电路间总线)等等。

技术介绍

[0002]串行数据通信用于各种应用。例如，可以借助于串行数据传输，在电路板上的两个芯片之间、在同一芯片内的两个电路之间、或在两个单独的电子控制单元(ECU)之间传输数据。彼此间进行串行数据传输的数据通信参与者也称为总线节点。已知有多种标准化串行总线系统(在某些情况下还有专有标准)。例如，SPI总线很普遍。术语“总线”表示通信需要多个信号或线路。在使用SPI时，除了数据线(通常称为MISO和MOSI)外，还有移位时钟信号(通常称为SCK)和数据帧控制信号(通常称为片选，CSN)。这两个信号确定了串行传输数据的数据传输速率和数据帧的长度。在使用SPI时，随着每个方向不同数量的数据线而存在变化。特别是对于高数据速率的应用，通常每个方向使用多条数据线，例如4条或8条。以下将每个方向的数据线称为数据通道，而与数据线的数量无关。
[0003]产生片选信号和移位时钟信号的单元通常称为通信主单元(或简称主机)，而接收这些信号的单元通常称为通信从单元(或简称从机)。因此，上述缩写MISO表示主输入从输出(数据从从机传输到主机)和MOSI表示主输出从输入(数据从主机传输到从机)。
[0004]在许多应用中，数据在两个方向(全双工)双向同时传输，数据通常以称为数据帧(简称帧)的短序列传输。一个帧包括许多数据位或符号，其中数据位或符号可以具有不同的含义。例如，帧的一组数据位/符号(通常称为“字段”)可以表示标识符(直接标识符或报头的一部分)。另外，标识符可以识别数据传输的发送者和/或目的地。特别地，标识符可以表示要写入数据的地址或要从中读取数据的地址。此外，标识符可以包含一个特定的命令，该命令规定随着要传输的数据应该发生什么(例如读取或写入)。例如，帧的另一个字段可能包含表示要写入的数据或读取的数据的数据位/符号。该字段通常称为有效载荷字段，因为它包含实际的有效载荷。最后，另一个字段可以包含一个校验和，它允许错误检测(以及如果需要，错误纠正)。例如，可以使用循环冗余校验(CRC)来计算校验和。然而，其他方法也是已知的，例如纠错码(ECC)等。
[0005]一些响应使用称为帧内响应(IFR)的概念。这涉及从从机接收的帧在报头中包含一个标识符的情况，该标识符表示要从中读取数据的地址(读取地址)。在完整接收地址后立即执行读取操作，并将读取的数据插入响应帧的有效载荷字段或有效数据字段中，然后将其发送回发送者(从从机返回到主机)，而帧的其余部分仍被接收。因此，具有读取地址的接收帧和响应帧在同一时间窗口中被同时发送。专利技术人自身所设定的任务在于，改进用于使用IFR进行串行数据传输的已知概念。

技术实现思路

[0006]所述任务通过根据本申请的方法和总线节点来实现。各种实施例和进一步的发展是以下内容。
[0007]下面描述一种用于总线节点的方法。根据一个实施例，该方法包括经过第一数据通道接收第一帧。第一帧至少包括带有第一报头数据的第一报头字段和带有第一有效载荷数据的第一有效载荷字段。该方法还包括对通过第一报头数据确定的读取地址执行读取操作并生成第二帧，第二帧至少包含带有第二有效载荷数据的第二有效载荷字段。第二有效载荷数据基于在执行读取操作时所读取的数据。该方法还包括经过第二数据通道发送第二帧，同时经过第一数据通道接收第一帧，并基于第一有效载荷数据执行写入操作。
[0008]另一个实施例涉及一种总线节点。根据一个示例性实施例，总线节点具有发送和接收设备，其被设计为经过第一数据通道接收第一帧。第一帧至少包括带有第一报头数据的第一报头字段和带有第一有效载荷数据的第一有效载荷字段。总线节点还具有控制逻辑部，其被设计为对通过第一报头数据确定的读取地址执行读取操作。控制逻辑部还被设计为基于第一有效载荷数据执行写入操作。总线节点的帧编码器被设计为生成第二帧，该第二帧至少包含带有第二有效载荷数据的第二有效载荷字段，其中第二有效载荷数据基于在执行读取操作时读取的数据，并且发送和接收设备还被设计为经过第二数据通道发送第二帧，同时经过第一数据通道接收第一帧。
附图说明
[0009]下面借助图示更详细地解释示例性实施例。图示不一定按比例绘制并且示例性实施例不仅限于图示的方面。相反，重点在于呈现示例性实施例所基于的原理。关于图片：
[0010]图1示出了一个系统示例，该系统具有两个通过SPI总线连接的总线节点。
[0011]图2示意性地示出了经过串行总线基于帧的全双工总线通信。
[0012]图3示意性地示出了在基于帧的串行总线通信的情况下的帧内响应(IFR)的概念。
[0013]图4示出了在从总线节点中执行的、用于在使用帧内响应时借助校验和来保护响应帧的方法的示例。
[0014]图5示出了在主总线节点中实现的用于在使用帧内响应时检查响应帧中包含的校验和的方法的示例。
[0015]图6和图7示意性地示出了用于读取访问和写入访问的基于帧的数据传输。
[0016]图8示出了用于利用嵌入式写入命令进行读取访问的新的帧类型的示例。
[0017]图9说明了用于使用嵌入式写入命令进行读取访问的新的帧类型的另一个示例。
[0018]图10是说明本文所述方法的示例的流程图。
具体实施方式
[0019]图1说明了一个系统示例，该系统具有经过SPI总线连接的两个总线节点。然而，这里描述的示例性实施例不限于SPI总线，这里描述的概念还可以应用于任何其他串行总线系统，例如HSSL(高速串行链路)、MSB(微秒总线)、I2C总线(集成电路间总线)等可以被应用。
[0020]图1所示的总线节点10在下文中被称为控制器或主总线节点，其控制总线通信。总
线节点10例如可以是带有SPI接口11和至少一个处理器12的微控制器，处理器被设计为执行包含在存储器中的软件指令，以实现本文描述的概念、功能和方法步骤。具有SPI接口的可编程微控制器本身是已知的，因此这里不再详细描述。然而不言而喻的是，总线节点10不一定必须具有用于执行软件指令的处理器。附加地或替代地，也可以使用硬连线或一次性可编程(OTP)逻辑。软件和硬连线逻辑的组合也是可能的。
[0021]总线节点10的SPI接口11经过多条总线与另一总线节点20的对应SPI接口21(通常称为发送和接收设备)连接，在SPI总线的情况下，通常标有CSN(片选)、SCK(串行时钟)、MOSI(主出从入)和MISO(主入从出)。通过各个总线传输的信号也用CSN、SCK、MOSI和MISO表示。主总线节点规定发送帧的时间(通过激活CSN)以及数据传输速率(时钟信号SCK的生成)。此外，主总线节点还定义了数据是否被读取或写入以及哪些数据被读取或写入(分别从主总线节点的角度来看)。
[0022]在某些应用中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：经过第一数据通道接收第一帧(F1)，其中所述第一帧(F1)至少包括带有第一报头数据的第一报头字段和带有第一有效载荷数据的第一有效载荷字段；对通过所述第一报头数据确定的读取地址进行读取操作；生成第二帧(F2)，所述第二帧至少包含带有第二有效载荷数据的第二有效载荷字段，所述第二有效载荷数据基于在执行所述读取操作时所读取的数据；与经过所述第一数据通道接收所述第一帧(F1)时间重叠地经过第二数据通道发送所述第二帧(F2)；以及基于所述第一有效载荷数据执行写入操作。2.根据权利要求1所述的方法，其中所述第一帧(F1)附加地包含校验和，并且只有在所述校验和被成功检验后才执行所述写入操作。3.根据权利要求1或2所述的方法，其中所述第一有效载荷数据包含与写入地址和数据字有关的信息，并且其中执行所述写入操作包括将基于所述数据字的数据写入到所述写入地址。4.根据权利要求1至3中任一项所述的方法，其中在接收到所述第一帧(F1)的相同时间间隔内发送所述第二帧(F2)。5.根据权利要求1至3中任一项所述的方法，其中与时钟信号同步地接收或发送所述第一帧(F1)和所述第二帧(F2)。6.根据权利要求1至5中任一项所述的方法，其中在接收到所述第一报头数据之后并且还在所述第一帧(F1)已经被完全接收之前，随即执行所述读取操作。7.一种总线节点，具有：发...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：