一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片制造技术

本发明专利技术提供了一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，属于微电子与固体电子学的射频微波集成电路技术领域，包括倍频模块、第一电源滤波电路、第二电源滤波电路以及输出匹配模块，倍频模块的输入端构成芯片的输入端口并接收单端信号，倍频模块的输出端与输出匹配网络的输入端连接，输出匹配网络的输出端构成芯片的输出端口，输出只含有偶次谐波的单端信号。本发明专利技术提供的倍频器芯片在较小的芯片尺寸内实现了更高的谐波抑制与更低的倍频损耗，并且具有良好的线性度和动态范围。并且具有良好的线性度和动态范围。并且具有良好的线性度和动态范围。

【技术实现步骤摘要】
一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片


[0001]本专利技术属于微电子与固体电子学的射频微波集成电路技术，特别是一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片。

技术介绍

[0002]近年来，毫米波系统在高速率通信和高分辨率成像雷达等高端设备上具有广泛的应用，对于此类系统，其关键核心在于设计高功率、宽带和低相位噪声的本振信号源。由于毫米波振荡器对工艺波动敏感、调谐范围窄，在毫米波信号源设计上通常采用宽带低倍频损耗的倍频器作为信号源的关键核心电路。
[0003]对于倍频电路，频率的倍增可通过任何非线性半导体器件实现，如常见的非线性变阻二极管、阶跃二极管、场效应管等都能用来倍频，并且随着科研人员的不断努力亳米波倍频器芯片从倍频效率和谐波抑制度上都有很大的提升，基本的电路架构和实现方式都己相对成熟，但是目前仍存在着以下问题：1、对于非线性电阻式倍频，所需输入功率较高，倍频损耗大；2、毫米波频段很难实现更高的谐波抑制；3、宽带倍频器芯片相邻谐波与工作频带出现重叠，抑制程度较差。
[0004]基于上述问题，在不影响谐波抑制度的前提下，本专利采用了改变晶体管两侧压差的方式降低倍频器的最佳输入功率，有效的减小了电路的倍频损耗。

技术实现思路

[0005]有鉴于此，本专利技术实施例提供一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，以解决或缓解现有技术中存在的技术问题，至少提供一种有益的选择。
[0006]实现本专利技术目的的技术解决方案为：一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，主要由倍频模块、第一电源滤波电路、第二电源滤波电路以及输出匹配模块组成；倍频模块的输入端构成芯片的输入端口，用于接收单端信号；倍频模块的输出端与输出匹配网络的输入端连接，用于输出一组相位相反、幅度相等的奇次谐波，以及一组相位相同、幅度相等的偶次谐波；输出匹配网络的输出端构成芯片的输出端口，用于输出只含有偶次谐波的单端信号。
[0007]第一电源滤波电路的输入端外接预设电源正极端，第一电源滤波电路的输出端与倍频模块的外接正电端相连，第二电源滤波电路的输出端外接预设电源负极端，第二电源滤波电路的输入端与倍频模块的外接负电端相连，第一电源滤波电路和第二电源滤波电路用于抑制芯片输出端口基波功率、并由芯片输出端口输出相应单端信号。
[0008]具体而言，所述倍频模块包括微带传输线TL1、基极
‑
发射极短接晶体管D1和基极
‑
发射极短接晶体管D2、传输线巴伦Tb1、巴伦传输线Tb2和巴伦传输线Tb3；微带传输线TL1的一端构成倍频模块的输入端，微带传输线TL1的另一端与基极
‑
发射极短接晶体管D1的集电极和基极
‑
发射极短接晶体管D2的发射极三者连接，基极
‑
发射极短接晶体管D1发射极与微
带传输线TL2一端相连，微带传输线TL2另一端、巴伦传输线Tb3的一端、微带传输线TL2的一端三者相连，巴伦传输线Tb3的另一端构成倍频模块的外接正电端；基极
‑
发射极短接晶体管D2集电极和巴伦传输线Tb1的一端之间通过微带传输线TL3相连，巴伦传输线Tb1的另一端倍频模块的外接负电端；微带传输线TL2的另一端构成倍频模块的输出端。
[0009]第一电源滤波电路包括电阻R1、电阻R2、电阻R3、电阻R4，电容C1；电阻R1的一端构成第一电源滤波电路的输入端，电阻R1的另一端、电阻R2的一端以及电容C1的一端三者相连构成第一电源滤波电路的输出端，电容C1的另一端接地，电阻R2的另一端接地。
[0010]第二电源滤波电路包括电阻R3、电阻R4、电容C2、电容C3；电阻R3的一端构成第二电源滤波电路的输出端，电阻R3的另一端与电阻R4的一端、电容C2的一端三者相连构成第二电源滤波电路的输入端，电容C2的另一端接地，电阻R4的另一端接地。
[0011]输出匹配模块包括电容C3、第五微带传输线TL5；第五微带传输线TL5的一端构成输出匹配网络的输入端，第五微带传输线TL5另一端与电容C3的一端相连，电容C3的另一端构成输出匹配模块的输出端。
[0012]作为优选，所述的传输线型巴伦为Ruthroff结构。
[0013]具体而言，单端信号通过二极管后产生系列反相的奇次谐波和同相的偶次谐波，后经过巴伦传输线将两路信号的奇次谐波进行抵消，最后输出高功率的二次倍频信号。
[0014]具体而言，二倍频器芯片，两个电源电压通过电阻分压后加载到基极
‑
发射极短接的晶体管两侧，通过调节电源电压间接调节晶体管两侧的直流压降从而降低电路所需的输入功率窗口范围。在注入功率不变的情况下，随着电源电压的提高，基极
‑
发射极短接的晶体管两边的压降越大，所需的注入功率则会越小，导致在当前功率下的变频损耗会增大，变频效率变低。此方法可以有效地降低倍频器芯片的驱动功率，但所需的电源电压就会随之增大。
[0015]具体而言，所述电源滤波电路可一定程度上的去除电源中的纹波，防止电源噪声带来的影响，并且到地的滤波电容作为交流地，能够有效地抑制倍频器芯片输出端口基波功率，从而提高了倍频器芯片的基波抑制比。
[0016]有益效果：与现有技术相比，本专利技术的优点及显著效果：（1）所述电路电路结构简单。
[0017]（2）工作频率范围宽，并且可适当调节电源电压实现更低的功率注入，与同类型倍频器相比，本专利技术在较小的芯片尺寸内实现了更低的倍频损耗和更高的基波与三次谐波抑制。
[0018]上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本专利技术进一步的方面、实施方式和特征将会是容易明白的。
附图说明
[0019]在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本专利技术公开的一些实施方式，而不应将其视为是对本专利技术范围的限制。
[0020]图1为本专利技术的电路结构图。
[0021]图2为本专利技术实施例中宽带高频低倍频损耗、高谐波抑制二倍频器芯片的电路版图；图3为本专利技术实施例中供电电压
±
1.5V、输入信号功率15dBm下的基波、二次谐波和三次谐波输出功率曲线；图4为本专利技术实施例中供电电压
±
1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的输出功率曲线；图5为本专利技术实施例中供电电压
±
1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的基波输出功率曲线；图6为本专利技术实施例中供电电压
±
1.5V、输入信号功率为11dBm、13dBm、15dBm、17dBm、19dBm下的三次谐波输出功率曲线；图7为本专利技术实施例中供电电压
±
1.5V、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，其特征在于，包括倍频模块、第一电源滤波电路、第二电源滤波电路以及输出匹配模块；倍频模块的输入端构成芯片的输入端口，用于接收单端信号；倍频模块的输出端与输出匹配网络的输入端连接，用于输出一组相位相反、幅度相等的奇次谐波，以及一组相位相同、幅度相等的偶次谐波；输出匹配网络的输出端构成芯片的输出端口，用于输出只含有偶次谐波的单端信号；第一电源滤波电路的输入端外接预设电源正极端，第一电源滤波电路的输出端与倍频模块的外接正电端相连，第二电源滤波电路的输出端外接预设电源负极端，第二电源滤波电路的输入端与倍频模块的外接负电端相连，第一电源滤波电路和第二电源滤波电路用于抑制芯片输出端口基波功率、并由芯片输出端口输出相应单端信号。2.如权利要求1所述的一种宽带高频低倍频损耗、高谐波抑制二倍频器芯片，其特征在于：倍频模块包括微带传输线TL1、基极
‑
发射极短接晶体管D1和基极
‑
发射极短接晶体管D2、传输线巴伦Tb1、巴伦传输线Tb2和巴伦传输线Tb3；微带传输线TL1的一端构成倍频模块的输入端，微带传输线TL1的另一端与基极
‑
发射极短接晶体管D1的集电极和基极
‑
发射极短接晶体管D2的发射极三者连接，基极
‑
发射极短接晶体管D1发射极与微带传输线TL2一端相连，微带传输线TL2另一端、巴伦传输线Tb3的一端、微带传输线TL2的一端...

【专利技术属性】
技术研发人员：曹军，刘尧，潘晓枫，
申请(专利权)人：中国电子科技集团公司第五十五研究所，
类型：发明
国别省市：