【技术实现步骤摘要】
基于波形GPU联合仿真系统
[0001]本专利技术涉及GPU芯片验证
,尤其涉及一种基于波形GPU联合仿真系统。
技术介绍
[0002]现有的芯片验证过程通常是基于同一芯片设计使用说明书,采用硬件描述语言(Register Transistor Level,简称RTL)编写的待测设计(Design Under Test,简称DUT),同时采用C语言、C++、SystemC等高级语言编写的参考模型(Reference Model)。验证过程中向待测设计和参考模型输入相同的激励,进行联合仿真,通过比较待测设计和参考模型的输出对待测设计进行验证。但是,现有的参考模型是无时序的,仅能对芯片功能进行验证,不能验证芯片性能,且验证准确性不高。
[0003]图形处理器(Graphics Processing Unit,简称GPU)自底向上分别为组成单元(Unit)、组成模块(Block)、子系统(Sub System)、GPU知识产权核(Intellectual Property,简称IP),在验证过程中需要对组成单元、组成 ...
【技术保护点】
【技术特征摘要】
1.一种基于波形GPU联合仿真系统,其特征在于,所述系统用于待测设计和参考模型开发的第一阶段,所述第一阶段为待测设计和参考模型的设计初期,不能直接基于待测设计和参考模型进行联合仿真的阶段;所述系统包括待测设计、参考模型、第五验证平台、空壳模块、第一波形生成器、第二波形生成器和显示器,所述空壳模块为只包括待测设计的顶层输入端口和输出端口信息的模块,所述待测设计为GPU的组成部分;所述第五验证平台包括第五激励发生器、第五转换器、第五监视器,所述第五激励发生器分别与待测设计和第五监视器相连接,所述第五转换器与参考模型、空壳模块和第五监视器相连接,所述第一波形生成器与所述待测设计相连接,所述第二波形生成器与所述空壳模块相连接,所述显示器和第一波形生成器和第二波形生成器相连接;所述第五激励发生器用于生成第五测试激励,所述第五测试激励为基于SystemVerilog和UVM编写的带约束的随机验证激励,按照待测设计的时序发送给待测设计,所述第五测试激励为事务类型数据;所述第一波形生成器用于采集待测设计对应的第一波形文件,发送给所述显示器;所述第五监视器用于采集输入所述待测设计的有效第五测试激励,发送给第五转换器;所述第五转换器用于将第五测试激励转换为第五输入数据,所述第五输入数据为参考模型可以识别的数据,将所述第五输入数据传输给参考模型运行,生成第一执行结果,所述第五转换器获取所述第一执行结果,所述第五转换器还用于将第五测试激励按照预设的顺序将第五测试激励拼接为输入向量,按照待测设计的时序将所述输入向量发送给所述空壳模块的输入端口;所述第五转换器还用于将所述第一执行结果转换为事务类型数据,并按照预设的顺序将转换后的第一执行结果拼接为输出向量,将所述输出向量发送至所述空壳模块的输出端口;所述空壳模块基于接收到的输入向量驱动所述输入端口,基于所述输出向量驱动所述输出端口;所述第二波形生成器用于采集空壳模块对应的第二波形文件,发送给所述显示器;所述显示器基于第一波形文件、第二波形文件呈现待测设计和参考模型的波形信息,进行验证。2.根据权利要求1所述的系统,其特征在于...
【专利技术属性】
技术研发人员:请求不公布姓名,
申请(专利权)人:沐曦集成电路上海有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。