半导体装置及其制造方法制造方法及图纸

提供了一种半导体装置及其制造方法。该半导体装置包括：第一焊盘，位于在第一方向和第二方向上延伸的衬底上；下电极，连接到第一焊盘并且设置在第一焊盘上；第一支撑体层、第二支撑体层和第三支撑体层，设置在下电极的侧壁上，并且在与第一方向和第二方向垂直的第三方向上彼此顺序地间隔开；电介质膜，设置在下电极以及第一支撑体层、第二支撑体层和第三支撑体层上；以及上电极，设置在电介质膜上。下电极的在第一支撑体层和第二支撑体层之间的侧壁和下电极的在第二支撑体层和第三支撑体层之间的侧壁中的至少一者包括第一部分和第二部分，第一部分包括在第一方向上延伸的突起，第二部分不包括突起。二部分不包括突起。二部分不包括突起。

【技术实现步骤摘要】
半导体装置及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年8月23日提交的韩国专利申请No.10
‑
2021
‑
0111062的优先权，其公开内容通过引用整体合并于此。


[0003]本专利技术构思涉及半导体装置及其制造方法。

技术介绍

[0004]近年来，随着对半导体元件的高容量和高集成度的需求，半导体元件的设计规则也随之减少。这种趋势也出现在作为存储半导体元件之一的DRAM中。每个单元需要特定水平或更大的电容以使DRAM器件运行。
[0005]电容的增大增加了存储在电容器中的电荷的量，并且改善了半导体装置的刷新特性。半导体装置的改善的刷新特性可以提高半导体装置的良率。
[0006]为了增大电容，正在研究用于增大电容器的下电极的纵横比的方法或用于增大电容器的下电极与电介质膜之间的接触面积的方法。

技术实现思路

[0007]本专利技术构思的各方面提供了具有改善的产品可靠性的半导体装置。
[0008]本专利技术构思的各方面还提供了用于制造能够具有改善的产品可靠性的半导体装置的方法。
[0009]根据本公开的一方面，提供了一种半导体装置，其包括：存储焊盘，所述存储焊盘设置在衬底上，所述衬底在第一方向和与所述第一方向垂直的第二方向上延伸；下电极，所述下电极连接到所述存储焊盘并且设置在所述存储焊盘上；第一支撑体层、第二支撑体层和第三支撑体层，所述第一支撑体层、所述第二支撑体层和所述第三支撑体层均设置在所述下电极的侧壁上，并且在与所述第一方向和所述第二方向垂直的第三方向上彼此顺序地间隔开；电介质膜，所述电介质膜设置在所述下电极以及所述第一支撑体层、所述第二支撑体层和所述第三支撑体层上；以及上电极，所述上电极设置在所述电介质膜上，其中，所述下电极的在所述第一支撑体层和所述第二支撑体层之间的侧壁和所述下电极的在所述第二支撑体层和所述第三支撑体层之间的侧壁中的至少一者包括第一部分和第二部分，所述第一部分包括在所述第一方向上延伸的突起，所述第二部分不包括突起。
[0010]根据本公开的一方面，提供了一种半导体装置，其包括：沟槽，所述沟槽位于衬底内部，所述衬底在第一方向和与所述第一方向垂直的第二方向上延伸；栅电极，所述栅电极填充所述沟槽的一部分；存储接触，所述存储接触设置在所述栅电极的至少一侧并且连接到所述衬底；存储焊盘，所述存储焊盘位于所述存储接触上；蚀刻停止膜，所述蚀刻停止膜设置在所述存储焊盘的一部分上并且覆盖所述存储焊盘的所述一部分；下电极，所述下电极穿透所述蚀刻停止膜并且连接到所述存储焊盘；第一支撑体层，所述第一支撑体层设置
在所述下电极的侧壁上，并且在与所述第一方向和所述第二方向垂直的第三方向上与所述蚀刻停止膜间隔开；第二支撑体层，所述第二支撑体层设置在所述第一支撑体层上并且在所述第三方向上与所述第一支撑体层间隔开；第三支撑体层，所述第三支撑体层设置在所述第二支撑体层上并且在所述第三方向上与所述第二支撑体层间隔开；电介质膜，所述电介质膜沿着所述下电极的上表面和侧壁以及所述第一支撑体层、所述第二支撑体层和所述第三支撑体层的上表面和下表面延伸；以及上电极，所述上电极设置在所述电介质膜上，其中，所述下电极的在所述第一支撑体层和所述第二支撑体层之间的所述侧壁包括第一下部和位于所述第一下部上的第一上部，其中，所述下电极的在所述第二支撑体层和所述第三支撑体层之间的所述侧壁包括第二下部和位于所述第二下部上的第二上部，其中，所述第一上部和所述第二下部中的至少一者包括从所述下电极的侧壁突出的多个突起，其中，所述第二上部和所述第一下部是平坦的。
[0011]根据本公开的一方面，提供了一种用于制造半导体装置的方法，所述方法包括：在衬底上顺序地堆叠蚀刻停止膜、第一模制层、第一支撑体层、第二模制层、第二支撑体层、第三模制层和第三支撑体层，所述衬底在第一方向和与所述第一方向垂直的第二方向上延伸；形成穿透所述蚀刻停止膜、所述第一模制层、所述第一支撑体层、所述第二模制层、所述第二支撑体层、所述第三模制层和所述第三支撑体层的下电极；去除所述第一模制层、所述第二模制层和所述第三模制层；形成沿着所述下电极以及所述第一支撑体层、所述第二支撑体层和所述第三支撑体层延伸的电介质膜；以及在所述电介质膜上形成上电极，其中，所述第二模制层包括不含氮的第一膜和设置在所述第一膜上的含氮的第二膜。
[0012]然而，本专利技术构思的各方面不限于本文阐述的方面。通过参考下面给出的本专利技术构思的详细描述，本专利技术构思的以上和其他方面对于本专利技术构思所属领域的普通技术人员将变得更加明显。
附图说明
[0013]通过参考附图详细描述本专利技术构思的示例性实施例，本专利技术构思的以上以及其他方面和特征将变得更加明显，在附图中：
[0014]图1是用于说明根据示例实施例的半导体装置的图；
[0015]图2至图5是图1的区域R1的放大图；
[0016]图6是用于说明根据示例实施例的半导体装置的图；
[0017]图7是用于说明根据示例实施例的半导体装置的示意性布局图；
[0018]图8是沿着图7的线I
‑
I截取的截面图；
[0019]图9A、图9B、图10至图14、图15A、图15B、图16和图17是用于说明根据示例实施例的用于制造半导体装置的方法的中间阶段图；
[0020]图18是用于说明根据示例实施例的用于制造半导体装置的方法的中间工艺图；
[0021]图19是显示出沿着图18的线B的氮(N)的浓度的示意性曲线图；
[0022]图20A是用于说明根据示例实施例的用于制造半导体装置的方法的中间阶段图；
[0023]图20B是图20A的区域R4的放大图；
[0024]图21是用于说明根据示例实施例的用于制造半导体装置的方法的中间工艺图。
具体实施方式
[0025]图1是用于说明根据示例实施例的半导体装置的图。图2至图5是图1的区域R1的示例实施例的放大图。
[0026]参考图1，根据示例实施例的半导体装置可以包括衬底101、层间绝缘膜102、存储接触103、存储焊盘104、蚀刻停止膜105、第一支撑体图案131、第二支撑体图案132、第三支撑体图案133、下电极140、电介质膜150、上电极160和上板电极170。如本文使用的，半导体装置可以指半导体芯片(例如，形成于裸片上的存储器芯片和/或逻辑芯片)、半导体芯片的堆叠件、包括堆叠在封装衬底上的一个或多个半导体芯片的半导体封装件或包括多个封装件的层叠封装装置。
[0027]衬底101可以是体硅或绝缘体上硅(SOI)。相反，衬底101可以是硅衬底，或者可以包括其他材料，例如但不限于硅锗、绝缘体上硅锗(SGOI)、锑化铟、铅碲化合物、砷化铟、磷酸铟、砷化镓或锑化镓。在以下描述中，衬底101将被描述为硅衬底。
[0028]尽管未示出，但是用作字线的栅电极可以设置在衬底101内部。单元有源区和元件隔本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，所述半导体装置包括：第一焊盘，所述第一焊盘设置在衬底上，所述衬底在第一方向和与所述第一方向垂直的第二方向上延伸；下电极，所述下电极连接到所述第一焊盘并且设置在所述第一焊盘上；第一支撑体层、第二支撑体层和第三支撑体层，所述第一支撑体层、所述第二支撑体层和所述第三支撑体层均设置在所述下电极的侧壁上，并且在与所述第一方向和所述第二方向垂直的第三方向上顺序地彼此间隔开；电介质膜，所述电介质膜设置在所述下电极以及所述第一支撑体层、所述第二支撑体层和所述第三支撑体层上；以及上电极，所述上电极设置在所述电介质膜上，其中，所述下电极的在所述第一支撑体层和所述第二支撑体层之间的侧壁和所述下电极的在所述第二支撑体层和所述第三支撑体层之间的侧壁中的至少一者包括第一部分和第二部分，所述第一部分包括在所述第一方向上延伸的突起，所述第二部分不包括突起。2.根据权利要求1所述的半导体装置，其中，所述第二部分是平坦的。3.根据权利要求1所述的半导体装置，其中，具有所述第二部分的所述下电极在所述第一方向上的宽度沿着所述第三方向增大或是恒定的。4.根据权利要求1所述的半导体装置，其中，所述下电极的在所述第一支撑体层和所述第二支撑体层之间的侧壁包括所述第二部分和设置在所述第二部分上方的所述第一部分。5.根据权利要求4所述的半导体装置，其中，所述下电极的在所述第二支撑体层和所述第三支撑体层之间的侧壁是平坦的。6.根据权利要求1所述的半导体装置，其中，所述下电极的在所述第二支撑体层和所述第三支撑体层之间的侧壁包括所述第一部分和设置在所述第一部分上方的所述第二部分。7.根据权利要求6所述的半导体装置，其中，所述下电极的在所述第一支撑体层和所述第二支撑体层之间的侧壁是平坦的。8.根据权利要求1所述的半导体装置，其中，所述下电极的在所述第一焊盘和所述第一支撑体层之间的侧壁是平坦的。9.根据权利要求1所述的半导体装置，其中，所述下电极在所述第三方向上的长度大于所述下电极在所述第一方向上的宽度。10.根据权利要求1所述的半导体装置，其中，所述下电极包括沿着所述第一焊盘的上表面在所述第一方向上延伸的第一延伸部和从所述第一延伸部的一端突出并且在所述第三方向上延伸的第二延伸部。11.一种半导体装置，所述半导体装置包括：沟槽，所述沟槽位于衬底内部，所述衬底在第一方向和与所述第一方向垂直的第二方向上延伸；栅电极，所述栅电极填充了所述沟槽的一部分；存储接触，所述存储接触设置在所述栅电极的至少一侧并且连接到所述衬底；第一焊盘，所述第一焊盘位于所述存储接触上；蚀刻停止膜，所述蚀刻停止膜设置在所述第一焊盘的一部分上并且覆盖所述第一焊盘的所述一部分；
下电极，所述下电极穿透所述蚀刻停止膜并且连接到所述第一焊盘；第一支撑体层，所述第一支撑体层设置在所述下电极的侧壁上，并且在与所述第一方向和所述第二方向垂直的第三方向上与所述蚀刻停止膜间隔开；第二支撑体层，所述第二支撑体层设置在所述第一支撑体层上并且在所述第三方向上与所述第一支撑体层间隔...

【专利技术属性】
技术研发人员：秋成旼，权赫宇，金东佑，崔炳德，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：