连接构造体制造技术

在利用各向异性导电膜来将具有多个端子以放射状并排的端子图案的第1电子部件、和具有与第1电子部件的端子图案对应的端子图案的第2电子部件进行各向异性导电连接的连接构造体的制造方法中，（i）使每一个端子的有效连接面积为3000μm2以上，使各向异性导电膜中的导电粒子1的个数密度为2000个/mm2以上且20000个/mm2以下；或者（ii）作为各向异性导电膜，使导电粒子以格子状排列，且排列间距及排列方向使得各端子捕获3个以上的导电粒子；或者（iii）作为各向异性导电膜，使用具有多重圆区域的导电膜。在用该方法制造的连接构造体中，减少乃至消除不会捕获导电粒子的端子。至消除不会捕获导电粒子的端子。至消除不会捕获导电粒子的端子。

【技术实现步骤摘要】
连接构造体
[0001]本申请是如下专利技术专利申请的分案申请：专利技术名称：连接构造体；申请日：2017年11月22日；申请号：201780071467.7。


[0002]本专利技术涉及利用各向异性导电膜的连接构造体。

技术介绍

[0003]在IC芯片等的电子部件中不断进行着端子的微小间距化。另外，随着电子部件的轻量化，多采用比重较轻的FPC（柔性印刷电路：Flexible printed circuits）或塑料基板。另外，在电子部件的安装上广泛使用向绝缘性树脂层分散了导电粒子的各向异性导电膜。
[0004]然而，若利用FPC或塑料基板，则存在由于环境温度对热膨胀产生影响，在各向异性导电连接之前的相同电子部件间端子布局也出现细微不同的问题。另外，为了量产安装了电子部件的制品而连续进行各向异性导电连接的情况下，如果压接温度在各个连接中发生变动，则还存在因为压接温度对热膨胀产生影响而端子的位置容易从预定的位置偏移的问题。由于制造批号不同的电子部件间存在设置端子的基板等的材料的线膨胀率不同的情况，所以发生同样的问题。这样，与电子部件的热膨胀有关系的问题，会存在于连接工序的前后。
[0005]相对于此，提出了在并排多个端子的端子图案中，使各个端子沿着通过端子图案外的一点的放射状的直线的方案（专利文献1、专利文献2、专利文献3）。
[0006]另一方面，提出了在各向异性导电连接平行并排多个端子的端子图案彼此的情况下，以端子微小间距化的情况下也能在各端子捕获足够数量的导电粒子的方式，使各向异性导电膜中的导电粒子以既定的排列方向和粒子间距离按照格子状排列的方案（专利文献4）。
[0007]现有技术文献专利文献专利文献1：日本特开平11－112119号公报专利文献2：日本特开2007－19550号公报专利文献3：日本特开2015－232660号公报专利文献4：日本特开2016－66573号公报 。

技术实现思路

[0008]专利技术要解决的课题然而，如在专利文献1、专利文献2、专利文献3中记载的那样，如果将第1、第2电子部件的端子图案设为多个端子以放射状并排的端子图案，且利用各向异性导电膜连接该端子图案彼此，则因为各个端子的倾斜而会出现不能充分地捕获导电粒子的端子。另外，因为每个端子的捕获状态显著不同，有时还出现进行连接的良否判定上需要时间等、生产性的
问题。
[0009]例如，如图9所示，第1电子部件30A的端子图案21A具有多个端子20A以放射状并排的端子图案（即各个端子20A沿着以端子图案21A外的一点P为中心的放射状的直线R的端子图案），第2电子部件30B具有与第1电子部件的端子图案21A一致的端子图案，在通过在绝缘性树脂层2中导电粒子1以正方格子排列的各向异性导电膜10x来连接它们的情况下，在端子图案21A与端子图案21B的有效连接区域中出现完全不能捕获导电粒子1的端子20 a、20b。图中，对这样的端子20a、20b加了倾斜阴影。另外，全面涂黑在第1电子部件30A与第2电子部件30B的对置的端子间被捕获的导电粒子1。此外，图中导电粒子与端子的重复部分为导电粒子的面积的1/2以下的情况下，该导电粒子设为未被捕获而没有全面涂黑。
[0010]另外，如图10所示，在同样的情况下，各向异性导电膜10y的导电粒子1以六方格子排列时，构成端子图案21A的端子之中也出现完全不能捕获导电粒子1的端子20c。
[0011]针对这样的问题，本专利技术的目的在于：在利用各向异性导电膜来各向异性导电连接具有多个端子以放射状并排的端子图案的第1电子部件、和具有与第1电子部件的端子图案对应的端子图案的第2电子部件而得到的连接构造体中，减少乃至消除不能捕获导电粒子的端子。
[0012]用于解决课题的方案本专利技术人发现：在各向异性导电连接具有多个端子以放射状并排的端子图案的电子部件彼此的情况下，如果根据端子的有效连接面积或间距改变各向异性导电膜的导电粒子的个数密度，优选决定导电粒子的排列状态，则能够减少乃至消除连接构造体中不捕获导电粒子的端子，从而想到了本专利技术。
[0013]即，第1本专利技术是连接构造体的制造方法，利用各向异性导电膜，将具有多个端子以放射状并排的端子图案的第1电子部件、和具有与第1电子部件的端子图案对应的端子图案的第2电子部件进行各向异性导电连接，其中，使每一个端子的有效连接面积为3000μm2以上，使各向异性导电膜中的导电粒子的个数密度为2000个/mm2以上且20000个/mm2以下。
[0014]第2本专利技术是连接构造体的制造方法，利用各向异性导电膜，将具有多个端子以放射状并排的端子图案的第1电子部件、和具有与第1电子部件的端子图案对应的端子图案的第2电子部件进行各向异性导电连接，其中，各向异性导电膜为在俯视观察下导电粒子以格子状排列在绝缘性树脂层的各向异性导电膜，格子状的排列中的排列间距及排列方向，使得在第1电子部件与第2电子部件的有效连接区域中各端子捕获3个以上导电粒子。
[0015]第3本专利技术是连接构造体的制造方法，利用各向异性导电膜，将具有多个端子以放射状并排的端子图案的第1电子部件、和具有与第1电子部件的端子图案对应的端子图案的第2电子部件进行各向异性导电连接，其中，各向异性导电膜在俯视观察下在绝缘性树脂层使导电粒子以既定间隔配置在多个同心圆（包含同心椭圆）上，且具有在设连结第1同心圆上的第1导电粒子和圆的中心的直线为第1直线、连结与第1同心圆邻接的第2同心圆上的导电粒子中与第1导电粒子最接近的第2导电粒子和圆的中心的直线为第2直线的情况下，以使第1直线不与第2直线一致的方式
配置有导电粒子的多重圆区域。
[0016]另外本专利技术提供各向异性导电膜，其是在第2连接构造体的制造方法中所使用的各向异性导电膜，为了将具有多个端子以放射状并排的端子图案的第1电子部件、和具有与第1电子部件的端子图案对应的端子图案的第2电子部件进行各向异性导电连接而使用，其中导电粒子以格子状排列，在设各向异性导电膜中导电粒子的排列间距最小的排列轴或第二小的排列轴与各向异性导电膜的短边方向所成的角度为γ，且沿着构成端子图案的各端子的长边方向延伸的中心轴与端子图案的短边方向所成的角度的最大值为α
max
的情况下，具有成为γ＞α
max
的排列轴。
[0017]提供各向异性导电膜，其是在第3连接构造体的制造方法中所使用的各向异性导电膜，在绝缘性树脂层中配置有导电粒子，在俯视观察下在绝缘性树脂层导电粒子配置在多个同心圆上，且具有在设连结第1同心圆上的第1导电粒子和圆的中心的直线为第1直线、连结与第1同心圆邻接的第2同心圆上的导电粒子中与第1导电粒子最接近的第2导电粒子和圆的中心的直线为第2直线的情况下，以使第1直线不与第2直线一致的方式配置有导电粒子的多重圆区域。
[0018]进而本专利技术提供以上述连接构造体的制造方法制造的连接构造体。
[0019]专利技术效果依据本专利技术，在连接具有多个端子以放射状并排的端子图案的电子部件彼此本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种各向异性导电膜，使用于将第1电子部件和第2电子部件进行各向异性导电连接，所述第1电子部件具有多个端子以放射状并排的端子图案，所述第2电子部件具有与所述第1电子部件的端子图案对应的端子图案，所述各向异性导电膜的导电粒子以格子状排列，所述各向异性导电膜是如下（i）~（iv）排列中的任一种：（i）设为六方格子，使其格子轴为端子图案的短边方向的排列；（ii）使（i）的六方格子排列旋转30
°
后的排列；（iii）设为正方格子，使其格子轴为端子图案的短边方向的排列；（iv）使（iii）的正方向观察排列旋转45
°
后的排列，所述格子轴是指轴内的导电粒子的排列间距成为最小的格子轴。2.如权利要求1所述的各向异性导电膜，其中，所述导电粒子的格子状排列的六方格子或正方格子，是沿端子图案的长边方向或短边方向伸缩的粒子配置。3.如权利要求1或2所述的各向异性导电膜，其中，所述导电粒子是金属粒子、合金粒子、金属包覆树脂粒子或它们的表面被绝缘处理后的粒子。4.如权利...

【专利技术属性】
技术研发人员：荒木雄太，
申请(专利权)人：迪睿合株式会社，
类型：发明
国别省市：