滤波器和调整滤波器电路的方法、通信设备技术

本发明专利技术公开了一种滤波器和调整滤波器电路的方法、通信设备。本发明专利技术的滤波器的芯片面积小于等于0.4mm2，其中：滤波器的长宽比大于等于1.1，并且/或者，滤波器的输入焊盘与输出焊盘二者的间距大于350微米；或者，滤波器的长宽比大于等于1.2，并且/或者，滤波器的输入焊盘与输出焊盘二者的间距大于400微米。本发明专利技术通过一些特定的排布方式和尺寸规则，可以避免滤波器中产生对性能不利的耦合和额外的损耗，有利于改善抑制，插损和功率容量。插损和功率容量。插损和功率容量。

【技术实现步骤摘要】
滤波器和调整滤波器电路的方法、通信设备


[0001]本专利技术涉及滤波器
，特别地涉及一种滤波器和调整滤波器电路的方法、通信设备。

技术介绍

[0002]常规的滤波器的一种典型拓扑结构如图1所示，图1是根据现有技术中的声波滤波器的一种结构的示意图。这种滤波器10中，输入端131和输出端132之间有电感121、122以及多个谐振器(通常称作串联谐振器)101～104，各串联谐振器的连接点与接地端之间的多个支路(通常称作并联支路)上分别设置有谐振器111～113(通常称作并联谐振器)，以及电感123～125。各并联谐振器上添加有质量负载层，使并联谐振器的频率和串联谐振器的频率具有差异从而形成滤波器的通带。
[0003]滤波器是由多个谐振器通过一定的连接形式再加上匹配电路组成的。滤波器在实际的物理版图连接有多种排布和连接形式，而不同的排布和连接对滤波器的性能有较大的影响。通常滤波器中存在一些对性能不利的耦合和额外的损耗，亟需提出新的滤波器、调整滤波器电路的方法以及通信设备。

技术实现思路

[0004]有鉴于此，本专利技术提出一种滤波器和调整滤波器电路的方法、通信设备，有利于改善抑制，插损和功率容量。
[0005]本专利技术第一方面提出一种滤波器，所述滤波器的芯片面积小于等于0.4mm2，所述滤波器的长宽比大于等于1.1，并且/或者，所述滤波器的输入焊盘与输出焊盘二者的间距大于350微米；或者，所述滤波器的长宽比大于等于1.2，并且/或者，所述滤波器的输入焊盘与输出焊盘二者的间距大于400微米。
[0006]可选地，所述滤波器具有：设置在输入端与输出端之间的多个串联谐振器，所述输入端、多个串联谐振器以及输出端位于所述芯片的版图对角线上；至少一个靠近输入端的并联谐振器及对应并联谐振器的接地焊盘，该并联谐振器及该接地焊盘位于所述对角线的第一侧；至少一个靠近输出端的并联谐振器及对应的接地焊盘，该并联谐振器及该接地焊盘位于所述对角线的第二侧。
[0007]可选地，所述至少一个靠近输入端的并联谐振器对应的接地焊盘与所述输入焊盘之间的第一距离，小于所述至少一个靠近输出端的并联谐振器对应的接地焊盘与所述输入焊盘之间的第二距离，以及，所述至少一个靠近输出端的并联谐振器对应的接地焊盘与输出焊盘之间的第三距离，小于所述至少一个靠近输入端的并联谐振器对应的接地焊盘与输出焊盘之间的第四距离。
[0008]可选地，所有串联谐振器中至少具有两个谐振器频率不同，并且所有串联谐振器中至少具有两个谐振器频率不同，所述所有串联谐振器中的最低频率的谐振器的频率，高于所述所有并联谐振器中的最高频率的谐振器的频率。
[0009]可选地，所述谐振器为凸多边形谐振器，各个所述凸多边形谐振器之间采用非最窄边进行电连接。
[0010]可选地，还包括：用于连接焊盘和谐振器或者用于连接两个谐振器的连接结构，其中，所述焊盘、所述谐振器及所述连接结构三者之间的最小夹角的角度大于90
°
或者大于120
°
。
[0011]本专利技术第二方面提出一种调整滤波器电路的方法，所述滤波器的芯片面积小于等于0.4mm2，包括如下步骤：设置所述滤波器的长宽比大于等于1.1，并且/或者，设置所述滤波器的输入焊盘与输出焊盘二者的间距大于350微米；或者，设置所述滤波器的长宽比大于等于1.2，并且/或者，设置所述滤波器的输入焊盘与输出焊盘二者的间距大于400微米。
[0012]可选地，所述滤波器的输入端与输出端之间具有多个串联谐振器，所述滤波器具有至少一个靠近输入端的并联谐振器及对应的接地焊盘，所述滤波器具有至少一个靠近输出端的并联谐振器及对应的接地焊盘，所述方法还包括如下步骤：将所述输入端、多个串联谐振器以及输出端设置在芯片版图对角线上；将所述至少一个靠近输入端的并联谐振器及对应的接地焊盘设置在所述对角线的第一侧；将所述至少一个靠近输出端的并联谐振器及对应的接地焊盘设置在所述对角线的第二侧。
[0013]可选地，还包括：设置所述至少一个靠近输入端的并联谐振器对应的接地焊盘与所述输入焊盘之间的第一距离，小于所述至少一个靠近输出端的并联谐振器对应的接地焊盘与所述输入焊盘之间的第二距离，以及，设置所述至少一个靠近输出端的并联谐振器对应的接地焊盘与输出焊盘之间的第三距离，小于所述至少一个靠近输入端的并联谐振器对应的接地焊盘与输出焊盘之间的第四距离。
[0014]可选地，还包括：设置所述所有串联谐振器中的最低频率的谐振器的频率使其高于所述所有并联谐振器中的最高频率的谐振器的频率。
[0015]可选地，所述谐振器为凸多边形谐振器，还包括：在各个所述凸多边形谐振器之间采用非最窄边进行电连接。
[0016]可选地，所述滤波器还包括用于连接焊盘和谐振器或者用于连接两个谐振器的连接结构，该方法还包括：设置所述焊盘、所述谐振器及所述连接结构三者之间的最小夹角的角度大于90
°
或者大于120
°
。
[0017]本专利技术第三方面提出一种通信设备，包括本专利技术公开的任一项滤波器。
[0018]根据本专利技术的技术方案，通过一些特定的排布方式和尺寸规则，可以避免滤波器中产生对性能不利的耦合和额外的损耗，有利于改善抑制，插损和功率容量。
附图说明
[0019]为了说明而非限制的目的，现在将根据本专利技术的优选实施例、特别是参考附图来描述本专利技术，其中：
[0020]图1是根据现有技术的滤波器的拓扑结构示意图；
[0021]图2是根据本专利技术实施方式的滤波器的版图排布示意图；
[0022]图3a是两个谐振器宽边电连接示意图，图3b是两个谐振器窄边电连接示意图；
[0023]图4a是特定角度大于120
°
时的电流分布示意图，图4b是特定角度大于90
°
时的电流分布示意图；
[0024]图5是本专利技术实施方式和现有技术的滤波器的带外抑制的对比曲线图。
具体实施方式
[0025]本专利技术实施方式中，通过一些特定的排布方式和尺寸规则，可以避免滤波器中产生对性能不利的耦合和额外的损耗，有利于改善抑制，插损和功率容量。以下具体加以说明。
[0026]图2是本专利技术实施方式的滤波器的版图排布示意图。其中IN，OUT分别为输入焊盘和输出焊盘，G1、G2、G3分别为对地焊盘。S1至S5为串联谐振器，P1至P4为并联谐振器。图2中的粗黑实线并非实体焊线，仅是虚拟线条，它表示“输入焊盘
‑
串联谐振器
‑
输出焊盘”的信号从输入到输出的流通情况。上图中谐振器的数量只是示意，实际本专利技术实施方式的滤波器并不限定于上述数量的谐振器，实际限定串联和并联谐振器分别至少有1个和2个。为了简便，图2中各个谐振器之间以及谐振器和焊盘之间的连线未标出。其中a和b分别为滤波器版图区域的长和宽，其中a>b，滤波器的尺寸S＝a*b，长宽比K＝a/b。输入焊盘、输出焊盘之间的距离即本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种滤波器，所述滤波器的芯片面积小于等于0.4mm2，其特征在于，所述滤波器的长宽比大于等于1.1，并且/或者，所述滤波器的输入焊盘与输出焊盘二者的间距大于350微米；或者，所述滤波器的长宽比大于等于1.2，并且/或者，所述滤波器的输入焊盘与输出焊盘二者的间距大于400微米。2.根据权利要求1所述的滤波器，其特征在于，所述滤波器具有：设置在输入端与输出端之间的多个串联谐振器，所述输入端、多个串联谐振器以及输出端位于所述芯片的版图对角线上；至少一个靠近输入端的并联谐振器及对应并联谐振器的接地焊盘，该并联谐振器及该接地焊盘位于所述对角线的第一侧；至少一个靠近输出端的并联谐振器及对应的接地焊盘，该并联谐振器及该接地焊盘位于所述对角线的第二侧。3.根据权利要求1所述的滤波器，其特征在于，所述至少一个靠近输入端的并联谐振器对应的接地焊盘与所述输入焊盘之间的第一距离，小于所述至少一个靠近输出端的并联谐振器对应的接地焊盘与所述输入焊盘之间的第二距离，以及，所述至少一个靠近输出端的并联谐振器对应的接地焊盘与输出焊盘之间的第三距离，小于所述至少一个靠近输入端的并联谐振器对应的接地焊盘与输出焊盘之间的第四距离。4.根据权利要求1所述的滤波器，其特征在于，所有串联谐振器中至少具有两个谐振器频率不同，并且所有串联谐振器中至少具有两个谐振器频率不同，所述所有串联谐振器中的最低频率的谐振器的频率，高于所述所有并联谐振器中的最高频率的谐振器的频率。5.根据权利要求1所述的滤波器，其特征在于，所述谐振器为凸多边形谐振器，各个所述凸多边形谐振器之间采用非最窄边进行电连接。6.根据权利要求5所述的谐振器，其特征在于，还包括：用于连接焊盘和谐振器或者用于连接两个谐振器的连接结构，其中，所述焊盘、所述谐振器及所述连接结构三者之间的最小夹角的角度大于90
°
或者大于120
°
。7.一种调整滤波器电路的方法，所述滤波器的芯片面积小于等于0.4mm2，其特征在于，包括如下步骤：设置所述滤波器的长宽比大于等于1.1，并且...

【专利技术属性】
技术研发人员：蔡华林，
申请(专利权)人：诺思天津微系统有限责任公司，
类型：发明
国别省市：