一种基于人工智能的FPGA芯片雷达信号处理设备制造技术

本发明专利技术涉及脉冲雷达、FPGA和无人机领域，具体为一种基于人工智能的FPGA芯片雷达信号处理设备，所述处理设备包括支持安装无人机上的实时处理信息的硬件设备和低功耗设备，所述支持安装无人机上的实时处理信息的硬件设备通过采用FPGA+ARM异构架构，在不改变原无人机控制数据传输及控制链路的情况下执行相应指令；所述低功耗设备用于对逻辑进行优化，延长无人机巡航时间；本发明专利技术中核心计算单元FPGA设备可以直接进行程序烧录，只需在FPGA处于空闲状态下时通过上位机向FPGA发送配置指令，FPGA接收到指令后会转为更新状态，接收上位机传送的新模型数据，重构内部的算法模型，还可通过参数配置动态修改模型分类数。参数配置动态修改模型分类数。参数配置动态修改模型分类数。

【技术实现步骤摘要】
一种基于人工智能的FPGA芯片雷达信号处理设备


[0001]本专利技术涉及脉冲雷达、FPGA和无人机领域，具体为一种基于人工智能的FPGA芯片雷达信号处理设备。

技术介绍

[0002]雷达信号处理是雷达系统的一个极其重要的组成部分，现代雷达技术的发展越来越倚重于信号处理，雷达信号处理不仅在很大程度上提高了雷达用于复杂背景下对目标的检测能力，而且提供了更多的信息，因此，雷达信号处理是当前雷达技术研究中最为活跃、进展最为迅速的部分之一，脉冲雷达是一种精密跟踪雷达。它每发射一个脉冲，天线能同时形成若干个波束，将各波束回波信号的振幅和相位进行比较，当目标位于天线轴线上时，各波束回波信号的振幅和相位相等，信号差为零；当目标不在天线轴线上时，各波束回波信号的振幅和相位不等，产生信号差，驱动天线转向目标直至天线轴线对准目标，这样便可测出目标的高低角和方位角，从各波束接收的信号之和，可测出目标的距离，从而实现对目标的测量和跟踪，脉冲测量雷达通过测量脉冲电磁波往返时间延迟得到目标的距离信息，根据接收脉冲载波中的多普勒频率测量目标的径向速度，利用等信号法获得目标的方位角和俯仰角数据。
[0003]脉冲测量雷达有三种工作方式：
①
反射式：雷达接收目标的反射信号。这种工作方式常用于近距离目标的跟踪，获得火箭动力段信息和再入目标的特性数据。
②
应答式：雷达接收飞行器上应答机转发的信号。这种方式转发信号强，雷达作用距离远，抗干扰能力强，用于远距离目标的测量。应答式工作又可分为相参应答式和非相参应答式两种。采用相参应答式工作时，应答机的收、发频率之间保持严格的倍数关系。
③
信标式：雷达只接收飞行器上信标机发射的信号，不能测距，只用于捕获目标。为了扩大航区测量范围，常沿航区纵列配置多台雷达，实现对目标的接力跟踪测量，称为雷达链，即当前一站雷达在不能继续跟踪或“看不见”目标之前，后一站雷达已将其捕获。各台雷达同步工作，给出实时截获数据。脉冲测量雷达对飞行器进行跟踪和精密测量的无线电设备。它为航天器定轨和目标特性测量提供测量信息。常用的脉冲测量雷达有圆锥扫描雷达和单脉冲雷达。是一种跟踪雷达。天线同时发射几个波束，然后接收它们的“和”与“差”信号，由“和”信号确定距离信息，由“差”信号确定角信息，由差信号与和信号的相位差确定角误差的方向，从而驱动天线跟踪目标。
[0004]传统的雷达信号处理系统设备量大，结构复杂，可靠性较低，成本较高。随着集成电路自身的不断发展、器件尺寸的不断缩小、集成度的不断提高、多种工艺水平的突飞猛进，将整个雷达信号处理系统集成到一块板卡上变得可能。
[0005]脉冲测量雷达广泛应用于飞行器的跟踪和精密测量的无线电设备中。它为航天器定轨和目标特性测量提供测量信息，且使用成本较低，脉冲雷达具有以上优势，但雷达所获得信息也有限，无法获得更深层次信息，因此无人机在有限载荷运行的情况下，需要设计一种能够支持无人机进行实时处理信息的硬件设备。

技术实现思路

[0006]本专利技术的目的在于提供一种基于人工智能的FPGA芯片雷达信号处理设备，以解决上述
技术介绍
中提出的问题。
[0007]为了解决上述技术问题，本专利技术提供如下技术方案：
[0008]一种基于人工智能的FPGA芯片雷达信号处理设备，其特征在于，所述处理设备包括支持安装无人机上的实时处理信息的硬件设备和低功耗设备；
[0009]所述支持安装无人机上的实时处理信息的硬件设备通过采用FPGA+ARM异构架构，在不改变原无人机控制数据传输及控制链路的情况下执行相应指令；
[0010]所述低功耗设备根据所需要移植的算法及帧率需求，确定FPGA具体型号，针对逻辑进行优化，达到降低功耗的目的，延长无人机巡航时间。
[0011]进一步的，所述不改变原无人机控制数据传输及控制链路的情况下执行相应指令的方法包括以下步骤：
[0012]S1.11、根据无人机功耗和重量体积参数进行核心计算单元参数设定；其中在本专利技术中核心计算单元使用型号为JFM7VX690T20的FPGA芯片；
[0013]S1.21、根据核心计算单元内部算法进行数据处理，并将处理后的数据作为RJ45接口的输入；
[0014]S1.31、根据输入的数据进行数据预处理以及FPGA超参数计算，其中数据预处理以及FPGA超参数计算由ARM完成，在本专利技术中使用型号为4Core ARM Cortex
‑
A53的AMR核心处理芯片；
[0015]S1.41、根据Command驱动程序初始化指令集，并将参数以及输入数据输入到DataBuffer；
[0016]S1.51、通过RS232串口传输判断决策命令，实现不改变原无人机控制数据传输及控制链路。
[0017]本专利技术根据无人机起飞重量及吊舱空间有限，且对于功耗和重量体积皆有限制，本专利技术设备核心计算芯片采用FPGA+ARM异构架构，其体积可满足无人机吊舱要求，功耗低，满足无人机使用需求，完整设备工作流程为：核心计算单元使用FPGA设备，FPGA处理后的数据通过RJ45接口输入，其中数据预处理及FPGA超参数计算由ARM完成，指令集由Command驱动程序初始化，最后将参数及输入数据输入到DataBuffer，在不改变原无人机控制数据传输及控制链路的情况下，判断决策等命令由RS232串口传输执行。
[0018]进一步的，所述核心计算单元内部算法进行数据处理的方法包括以下步骤：
[0019]S2.1、获取输入数据，并将数据通过FIFO进行缓存，缓存的同时调用补零模块进行数据处理；
[0020]S2.2、获取该层输入特征图通道数大小并进行补零操作；
[0021]S2.3、通过运算得到补零操作后的数据，并通过FIFO输出特征数据；
[0022]S2.4、通过FPGA Conv 1*3读取权重数据；
[0023]S2.5、将特征数据组装成1*3的窗口后和权重数据一起进行卷积计算并将运算后的结果进行输出。
[0024]本专利技术核心计算单元为FPGA，其中核心逻辑部分为人工智能算法，对于算法中不同卷积核，采用模块复用的设计，将窗口1*3进行补零卷积3*3(对应窗口空缺位置补0)，其
余流程相同，包含输入补零，特征图窗口组装，权重缓存以及权卷积计算等部分，输入数据首先需要进入FIFO进行缓存同时通知补零模块启动，按照该层输入特征图通道数大小进行补零操作，结束后控制FIFO输出特征数据，特征数据组装成1*3的窗口后和权重数据一起进行卷积计算，得到结果输出。
[0025]进一步的，所述获取该层输入特征图通道数大小并进行补零操作的方法包括以下步骤：
[0026]S3.1、分析输入数据并进行补零操作；
[0027]S3.2、获取窗口大小为1*3，根据本专利技术设定算法模型卷积步长统一为1，针对1*3窗口进行添加0填充值，以保证所有数据都能遍历到；
[0028]S3.3、根据公式得到输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于人工智能的FPGA芯片雷达信号处理设备，其特征在于，所述处理设备包括支持安装无人机上的实时处理信息的硬件设备和低功耗设备；所述支持安装无人机上的实时处理信息的硬件设备通过采用FPGA+ARM异构架构，在不改变原无人机控制数据传输及控制链路的情况下执行相应指令；所述低功耗设备用于对逻辑进行优化，延长无人机巡航时间。2.根据权利要求1所述的一种基于人工智能的FPGA芯片雷达信号处理设备，其特征在于，所述不改变原无人机控制数据传输及控制链路的情况下执行相应指令的方法包括以下步骤：S1.11、根据无人机功耗和重量体积参数进行核心计算单元参数设定；S1.21、根据核心计算单元内部算法进行数据处理，并将处理后的数据作为RJ45接口的输入；S1.31、根据输入的数据进行数据预处理以及FPGA超参数计算，其中数据预处理以及FPGA超参数计算由ARM完成；S1.41、根据Command驱动程序初始化指令集，并将参数以及输入数据输入到DataBuffer；S1.51、通过RS232串口传输判断决策命令，实现不改变原无人机控制数据传输及控制链路。3.根据权利要求2所述的种基于人工智能的FPGA芯片雷达信号处理设备，其特征在于，所述核心计算单元内部算法进行数据处理的方法包括以下步骤：S2.1、获取输入数据，并将数据通过FIFO进行缓存，缓存的同时调用补零模块进行数据处理；S2.2、获取该层输入特征图通道数大小并进行补零操作；S2.3、通过运算得到补零操作后的数据，并通过FIFO输出特征数据；S2.4、通过FPGA Conv 1*3读取权重数据；S2.5、将特征数据组装成1*3的窗口后和权重数据一起进行卷积计算并将运算后的结果进行输出。4.根据权利要求3所述的种基于人工智能的FPGA芯片雷达信号处理设备，其特征在于，所述获取该层输入特征图通道数大小并进行补零操作的方法包括以下步骤：S3.1、分析输入数据并进行补零操作；S3.2、获取窗口大小为1*3，设定卷积步长为1，针对1*3窗口进行添加0填充值；S3.3、根据公式得到输出数据维度值，其中W表示输入数据的维度，P表示填充值，S为步长；S3.4、将输入数据与权重数据进行矩阵内积计算，并将计算结果与对应偏置值一一相加得到3*3输出矩阵中对应行列值。5.根据权利要求1所述的种基于人工智能的FPGA芯片雷达信号处理设备，其特征在于，所述针对逻辑进行优化的方法包括以下步骤：S1.12、获取输入数据，...

【专利技术属性】
技术研发人员：梅碧峰，李冬冬，翁荣建，
申请(专利权)人：上海轴芯科技有限公司，
类型：发明
国别省市：