一种基于SYS/BIOS与网络通信的雷达信号处理系统实现和调试方法技术方案

本发明专利技术涉及一种基于SYS/BIOS与网络通信的雷达信号处理系统实现和调试方法，首先将PC端和DSP端通过网络互联；然后系统上电，DSP端加载启动DSP片外FALSH的程序；在主函数中系统完成初始化后，使能硬件中断，启动定时器模块，使能软件中断，启动任务线程，调用BIOS_start函数开始启动系统；然后，SYS/BIOS内核根据配置好的任务类型和优先级调度任务；FPGA产生硬件中断并传输脉压数据给DSP，DSP接收数据并执行雷达信号处理流程；同时，将脉压数据经由网络发送给上位机软件实时显示；并可将雷达信号处理过程的中间结果经由网络发送给上位机软件保存成文件。本申请具有易于调试和维护的特点，实性高，缩短了代码开发时间。缩短了代码开发时间。缩短了代码开发时间。

【技术实现步骤摘要】
一种基于SYS/BIOS与网络通信的雷达信号处理系统实现和调试方法


[0001]本申请属于信号处理领域，特别涉及一种基于FT_M6678DSP芯片SYS/BIOS操作系统和网络通信的多核DSP雷达信号处理系统的实现和调试方法。本专利技术可适用于TI和国产FT 6000系列DSP为核心的地面、机载、弹载、船舶嵌入式信号处理系统中。

技术介绍

[0002]SYS/BIOS作为强实时操作系统，用于为应用程序提供实时的任务调度、同步和处理功能，提供了基于优先级的多核创建和执行模块、信号量同步模块、硬件驱动模块以及实时的分析配置工具。最重要的是，SYS/BIOS提供了一套内部处理器通信机制IPC，用于多核处理器内处理核之间的通知。
[0003]随着雷达系统和信号处理算法的发展，雷达信号处理在实际应用中对数据量、算法复杂度、实时性、功耗等方面对雷达系统的要求越来越高。要实现一个稳定、实时性高的雷达信号处理平台，需要在调试过程中花费大量的时间、精力和人力，特别是在信号处理算法的每一步计算和验证中，需要仔细、严谨的重复导入导出数据，与matlab的算法程序运行结果进行对比验证。另外，在运动平台或者外围机械结构拆卸困难的情况下，JTAG口、仿真器和PC端之间信号连接的可靠性较难保证，对DSP内部数据的访问增加了很多困难。故而，实现一个效率更高，操作更方便的雷达信号处理调试平台是是非常有必要的。
[0004]目前，对雷达信号处理的调试平台的研究仅限于在SYS/BIOS操作系统中实现任务的实时调度，并未实现八核同时跑一个程序、实时的调试平台和相应的调试工具。

技术实现思路

[0005]要解决的技术问题
[0006]为了避免现有技术的不足之处，本专利技术提供一种基于SYS/BIOS操作系统和网络通信的多核DSP雷达信号处理系统的实现和调试方法，以满足雷达信号处理平台高效的任务调度和高效灵活方便的系统调试。
[0007]技术方案
[0008]一种基于SYS/BIOS与网络通信的雷达信号处理系统实现和调试方法，其特征在于步骤如下：
[0009]步骤1：将存有DSP片外FLASH固化程序对应和上位机的PC端通过网线与被访问的DSP设备相连，上位机和DSP设备通过网络UDP协议进行通信；
[0010]步骤2：DSP设备上电，DSP从片外FLASH自动加载固化程序并运行，固化程序具备网络UDP协议通信功能，驻留的网络接收线程阻塞在数据发送状态，等待邮箱队列不为空时退出阻塞状态；
[0011]步骤3：在主函数中完成系统的初始化后，使能硬件中断，启动定时器模块，使能软件中断，启动任务线程，调用BIOS_start函数开始启动系统；
[0012]步骤4：主函数运行完之后，整个启动过程由SYS/BIOS系统监管，SYS/BIOS内核根据配置好的任务类型和优先级调度各个任务；
[0013]步骤5：FPGA发送硬件中断信号并传输脉压数据给DSP，DSP接收数据并执行脉冲多普PD雷达信号处理流程；
[0014]步骤6：在DSP接收脉压数据的同时，DSP实时将脉压数据经由网络发送给PC端上位机软件显示界面实时显示；
[0015]步骤7：在雷达信号处理流程的每一步，都可将调试数据发送给邮箱队列，再经由网络发送给PC端上位机软件保存成文件，文件可用作系统调试的下一步分析对比。
[0016]一种计算机系统，其特征在于包括：一个或多个处理器，计算机可读存储介质，用于存储一个或多个程序，其中，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现上述的方法。
[0017]一种计算机可读存储介质，其特征在于存储有计算机可执行指令，所述指令在被执行时用于实现上述的方法。
[0018]有益效果
[0019]本专利技术提供的一种基于SYS/BIOS操作系统和网络通信的雷达信号处理系统设计和DSP内部数据读取方法，一方面利用SYS/BIOS操作系统实现多线程并发调度、低耦合分层架构设计和在国产FT_M6678DSP芯片上多核跑同一个程序，另一方面使用PC端上位机和网络协议实现PC端对DSP内部数据的远程访问。本申请通过上位机联合DSP的操作系统实现对雷达信号处理的中间结果的实时显示和远程访问，具有易于调试和维护的特点，实性高，缩短了代码开发时间。
附图说明
[0020]附图仅用于示出具体实施例的目的，而并不认为是对本专利技术的限制，在整个附图中，相同的参考符号表示相同的部件。
[0021]图1是本专利技术的硬件结构框图；
[0022]图2是本专利技术的软件系统处理的总流程图；
[0023]图3是本专利技术的系统处理的数据流；
[0024]图4是本专利技术的网络模块工作流程；
[0025]图5是本专利技术的实时显示软件的UI界面；
[0026]图6是本专利技术的实时显示软件的工作流程图；
[0027]图7是本专利技术的点迹分析软件的工作流程图；
[0028]图8是本专利技术的点迹分析软件的UI界面。
具体实施方式
[0029]为使本申请实施的目的、技术方案和优点更加清楚，下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行更加详细的描述。在附图中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。所描述的实施方式是本申请的一部分实施方式，而不是全部实施方式。下面通过参考附图描述的实施方式是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。基于本申请中的实施方式，
本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。下面结合附图对本申请的实施方式进行详细说明。
[0030]本专利技术的物理依据是：该方法利用TI和国产FT 6000系列DSP集成开发软件平台(IDE)进行软件开发，该IDE是由TI提供发布的Code Compose Studio(简称CCS)开发工具。SYS/BIOS是可扩展的实时内核，用于需要实时调度和同步或者实时仪器的应用，提供了抢占式多线程、硬件抽象、实时分析和配置工具，可静态或者动态配置内存，最小化程序大小，其线程模块支持硬件中断、软件中断、任务、空闲函数和周期函数等多种线程类型，提供了支持线程之间的通讯和同步的结构，帮助用户在目标板上达到最小存储要求和CPU资源内耗。
[0031]Qt Creator是一个用于Qt开发的轻量级跨平台集成开发环境，包含了一套用于创建和测试基于Qt应用程序的高效工具，具有优良的跨平台特性、面向对象、丰富的API。Qt支撑起数百万设备和应用程序的开发和运行，其架构经过精心设计，达到了简单和强大的和谐统一。
[0032]实现本专利技术的技术思路是：对雷达信号处理过程中的雷达回波数据的接收与存储、PD处理流程、目标报告、IPC通信、实时上报系统状态以及与上位机软件的网络通信等分别注册为软件中断和硬件中断。实现一个基于openGL和网络通信的实时显示雷达回本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于SYS/BIOS与网络通信的雷达信号处理系统实现和调试方法，其特征在于步骤如下：步骤1：将存有DSP片外FLASH固化程序对应和上位机的PC端通过网线与被访问的DSP设备相连，上位机和DSP设备通过网络UDP协议进行通信；步骤2：DSP设备上电，DSP从片外FLASH自动加载固化程序并运行，固化程序具备网络UDP协议通信功能，驻留的网络接收线程阻塞在数据发送状态，等待邮箱队列不为空时退出阻塞状态；步骤3：在主函数中完成系统的初始化后，使能硬件中断，启动定时器模块，使能软件中断，启动任务线程，调用BIOS_start函数开始启动系统；步骤4：主函数运行完之后，整个启动过程由SYS/BIOS系统监管，SYS/BIOS内核根据配置好的任务类型和优先级调度各个任务；步...

【专利技术属性】
技术研发人员：孙慧敏，张开生，相飞，
申请(专利权)人：西安电子工程研究所，
类型：发明
国别省市：