【技术实现步骤摘要】
驱动电阻的确定方法及装置、测试机和存储介质
[0001]本申请涉及半导体
，涉及但不限于一种驱动电阻的确定方法及装置、测试机和存储介质。
技术介绍
[0002]存储器，例如动态随机存储器(Dynamic Random Access Memory，DRAM)的输出引脚输出数据时会使用到驱动电路，驱动电路中存在上拉电阻和下拉电阻，而上拉电阻和下拉电阻阻值的高低会影响驱动电路的输出特性。联合电子设备工程委员会(Joint Electron Device Engineering Council，JEDEC)制定的标准中提供的量测上拉电阻和下拉电阻的方法是：固定导通上拉电阻或下拉电阻所在的单通路，通过对输出引脚的电性量测，实现对上拉电阻和下拉电阻的量测。可以看出，上述方法中需要维持驱动电路的上拉电阻或下拉电阻所在单通路的持续性导通，从而实现对该通路上电阻的测量。而数据选通信号(Data Strobe Signal，DQS)之类的数据信号，正常输出是高低电平持续切换的，无法维持单通路的持续性导通。因此，传统的方法无法对此类引脚的驱...
【技术保护点】
【技术特征摘要】
1.一种存储器中驱动电阻的确定方法，其特征在于，应用于测试机，包括：获取在存储器的输出引脚输出数据时，所述存储器中的第一驱动电路在驱动电阻导通时的第一输出电压值；其中，所述第一驱动电路包括上拉电阻和下拉电阻，所述驱动电阻包括所述上拉电阻或所述下拉电阻；获取所述测试机的测试电路的测试电阻值、所述第一驱动电路的电源电压值、以及在所述驱动电阻导通时对所述测试电路施加的第一电压值；其中，在所述驱动电阻导通时所述测试电路的测试电阻与所述第一驱动电路的驱动电阻构成串联电路；基于所述第一输出电压值、所述测试电路的测试电阻值、所述第一电压值和所述电源电压值，根据所述串联电路的分压规律，确定所述驱动电阻的电阻值。2.根据权利要求1所述的确定方法，其特征在于，基于所述第一输出电压值、所述测试电路的测试电阻值、所述第一电压值和所述电源电压值，根据所述串联电路的分压规律，确定所述驱动电阻的电阻值，包括：确定所述第一输出电压值与所述第一电压值之间的第一压差；确定所述第一输出电压值与所述电源电压值或零电压之间的第二压差；确定所述第一压差和所述第二压差之间的比值；将所述比值与所述测试电路的测试电阻值之间的乘积，确定为所述驱动电阻的电阻值。3.根据权利要求1或2所述的确定方法，其特征在于，所述测试机还包括第一数据接收器，所述获取在存储器的输出引脚输出数据时，所述存储器中的第一驱动电路在驱动电阻导通时的第一输出电压值，包括：向所述测试电路施加所述第一电压值，以使所述驱动电阻导通和所述存储器的输出引脚输出数据；在所述存储器的输出引脚输出数据时，控制所述第一数据接收器采集所述输出引脚输出的第一输出波形数据；基于所述第一电压值和所述第一输出波形数据，确定所述第一驱动电路在驱动电阻导通时的第一输出电压值。4.根据权利要求3所述的确定方法，其特征在于，在向所述测试电路施加所述第一电压值之前，还包括：向所述存储器发出读取指令，以触发所述存储器的输出引脚输出数据。5.根据权利要求3所述的确定方法，其特征在于，在所述存储器的输出引脚输出数据时，控制所述第一数据接收器采集所述输出引脚输出的第一输出波形数据，包括：在向所述存储器发出读取指令之后，开始计时；在计时时长达到预设时长之后，控制所述第一数据接收器采集所述输出引脚输出的第一输出波形数据，其中，所述预设时长用于使所述存储器的输出引脚输出数据。6.根据权利要求5所述的确定方法，其特征在于，在向所述存储器发出读取指令之前，还包括：在所述输出引脚为DQ引脚的情况下，向所述存储器的存储电容中写入预设的数据。7.根据权利要求3所述的确定方法，其特征在于，所述第一输出波形包括第二电压值和大于所述第二电压值的第三电压值，
基于所述第一电压值和所述第一输出波形数据，确定所述第一驱动电路在驱动电阻导通时的第一输出电压值，包括：在所述第一电压值不等于所述第一驱动电路的电源电压值和零电压的情况下，将所述第三电压值确定为所述第一驱动电路在上拉电阻导通时的第一输出电压值；将所述第二电压值确定为所述第一驱动电路在下拉电阻导通时的第一输出电压值。8.根据权利要求3所述的确定方法，其特征在于，所述第一输出波形包括第二电压值和大于所述第二电压值的第三电压值，基于所述第一电压值和所述第一输出波形，确定所述第一驱动电路在驱动电阻...
【专利技术属性】
技术研发人员：陈亮，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。