一种六相的正负电压电荷泵制造技术

本发明专利技术公开了一种六相的正负电压电荷泵，涉及新一代信息技术，针对现有技术中馈通及电荷倒灌现象提出本方案。通过六相时钟信号的控制，在充放电转换期间将第一电容C1、第二电容C2和低压端LOW、高压端HIGH两个端口完全隔断，解决电流馈通效应。第一时钟信号CLK1、第二时钟信号CLK2在翻转期间，第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2管全部关闭，不存在电荷倒灌现象。优点在于，提高了电荷泵效率、避免了无效的能量损耗、简化了相位产生信号的电路设计、减小了芯片面积。还可以得到(n+1)VDD的正电压或得到

【技术实现步骤摘要】
一种六相的正负电压电荷泵


[0001]本专利技术涉及新一代信息技术，尤其涉及一种六相的正负电压电荷泵。

技术介绍

[0002]现有的交叉式电荷泵如CN114844350A“一种可产生正负电压的电荷泵电路”公开的内容，VDD连接VL端口，VH端口作为输出，通过控制CLK1和CLK2两个时钟信号相继对电容C1、C2进行充放电，在VH端口输出2VDD的升压信号。但是在电容C1、C2的充放电交替过程中，存在VL端口到VH端口的短路电流馈通现象。CLK1和CLK2两个时钟信号的上升、下降时间越大，电流馈通现象越明显，严重降低电荷传输效率，造成不必要的功率浪费，并降低输出电压。该交叉式电荷泵也可作为负压产生器，VH端口连接VSS，VL作为输出即可，但是作为负压产生器仍然存在电流馈通现象。
[0003]现有技术中还有如文件Gregori S.Voltage doubler with improved driving capability and no short
‑
circuit losses[J].Electronics Letters,2010,46(17):1193
‑
1194.中提出的一种四相电荷泵电路，解决了从输入到输出端口的直接电流馈通，但是输出端口到放电电容之间存在着电荷倒灌现象，即下一时刻本该放电的电容器因为CLK信号还没有抬升，导致输出端口向本该放电的电容器充电。
[0004]为了解决上述缺陷，文件Q.Wang,F.Liu,C.Huang,Q.Li and Z.Huo,"A Small Ripple and High
‑
Efficiency Wordline Voltage Generator for 3
‑
D nand Flash Memories,"in IEEE Transactions on Very Large Scale Integration(VLSI)Systems,vol.29,no.11,pp.1903
‑
1911,Nov.2021,doi:10.1109/TVLSI.2021.3113980.中提出了一种四相电荷泵电路，解决了上述的电流馈通及电荷倒灌现象，但是其四相CLK之间存在三个延时单元，增加了外部的相位产生器的设计难度。该三个延时单元的技术效果体现在该文件图6(b)的时序图中。在该图中时刻t1至t2为第一次延时，时刻t2至t3为第二次延时，如此类推。

技术实现思路

[0005]本专利技术目的在于提供一种六相的正负电压电荷泵，以解决传统交叉电荷泵的电流馈通现象，既可以作为正负电压电荷泵，又具备较高的效率。
[0006]本专利技术中所述一种六相的正负电压电荷泵，结构如下：
[0007]第一PMOS管源极接高压端HIGH、漏极接第一电容第一极板、栅极接第五电容第一极板；
[0008]第二PMOS管源极接高压端HIGH、漏极接第二电容第一极板、栅极接第六电容第一极板；
[0009]第三PMOS管源极接高压端HIGH、漏极接第五电容第一极板、栅极接第六电容第一极板；
[0010]第四PMOS管源极接高压端HIGH、漏极接第六电容第一极板、栅极接第五电容第一
极板；
[0011]第一NMOS管源极接低压端LOW、漏极接第一电容第一极板、栅极接第三电容第一极板；
[0012]第二NMOS管源极接低压端LOW、漏极接第二电容第一极板、栅极接第四电容第一极板；
[0013]第三NMOS管源极接低压端LOW、漏极接第三电容第一极板、栅极接第四电容第一极板；
[0014]第四NMOS管源极接低压端LOW、漏极接第四电容第一极板、栅极接第三电容第一极板；
[0015]第一电容第二极板接第一时钟信号；第二电容第二极板接第二时钟信号；第三电容第二极板接第三时钟信号；第四电容第二极板接第四时钟信号；第五电容第二极板接第五时钟信号；第六电容第二极板接第六时钟信号；
[0016]其中，
[0017]第五时钟信号从低电平跳转高电平，经过一个延时Δt后，第二时钟信号从低电平跳转高电平，再经过一个延时Δt后，第三时钟信号从低电平跳转高电平；进入充放电第一半周期；
[0018]第三时钟信号从高电平跳转低电平，经过一个延时Δt后，第二时钟信号从高电平跳转低电平，再经过一个延时Δt后，第五时钟信号从高电平跳转低电平；进入充放电第二半周期；
[0019]第一半周期和第二半周期往复交替；
[0020]第一时钟信号和第二时钟信号的信号状态相反；第三时钟信号和第六时钟信号的信号状态相反；第四时钟信号和第五时钟信号的信号状态相反。
[0021]本专利技术中所述一种六相的正负电压电荷泵，其优点在于，通过对时钟信号的特殊控制，极大的减少电流馈通效应，并减少电荷在各mos管中不必要的移动带来的消耗，得到正比于电源电压的正压或者负压输出。可以利用n个所述正负电压电荷泵进行n级级联，可以得到(n+1)倍于VDD的正电压或
‑
n倍于VDD的负电压。本专利技术所述一种六相的正负电压电荷泵结构简单，效率更高。
附图说明
[0022]图1是本专利技术中所述一种六相的正负电压电荷泵的结构示意图。
[0023]图2是本专利技术中所述一种六相的正负电压电荷泵的时序图。
[0024]图3是本专利技术中所述一种六相的正负电压电荷泵的级联结构示意图。
[0025]附图标记：
[0026]P1至P4
‑
第一至第四PMOS管；
[0027]N1至N4
‑
第一至第四NMOS管；
[0028]C1至C6
‑
第一至第六电容；
[0029]CLK1至CLK6
‑
第一至第六时钟信号；
[0030]t1至t7
‑
第一至第七时刻，Δt
‑
延时；
[0031]HIGH
‑
高压端、LOW
‑
低压端。
具体实施方式
[0032]如图1所示，本专利技术中所述一种六相的正负电压电荷泵结构如下：
[0033]第一PMOS管P1源极接高压端HIGH、漏极接第一电容C1第一极板、栅极接第五电容C5第一极板。
[0034]第二PMOS管P2源极接高压端HIGH、漏极接第二电容C2第一极板、栅极接第六电容C6第一极板。
[0035]第三PMOS管P3源极接高压端HIGH、漏极接第五电容C5第一极板、栅极接第六电容C6第一极板。
[0036]第四PMOS管P4源极接高压端HIGH、漏极接第六电容C6第一极板、栅极接第五电容C5第一极板。
[0037]第一NMOS管N1源极接低压端LOW、漏极接第一电容C1第一极板、栅极接第三电容C3第一极板。
[0038]第二NMOS管N2源极接低压端LOW、漏极接第二电容C2第一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种六相的正负电压电荷泵，其特征在于，结构如下：第一PMOS管(P1)源极接高压端HIGH、漏极接第一电容(C1)第一极板、栅极接第五电容(C5)第一极板；第二PMOS管(P2)源极接高压端HIGH、漏极接第二电容(C2)第一极板、栅极接第六电容(C6)第一极板；第三PMOS管(P3)源极接高压端HIGH、漏极接第五电容(C5)第一极板、栅极接第六电容(C6)第一极板；第四PMOS管(P4)源极接高压端HIGH、漏极接第六电容(C6)第一极板、栅极接第五电容(C5)第一极板；第一NMOS管(N1)源极接低压端LOW、漏极接第一电容(C1)第一极板、栅极接第三电容(C3)第一极板；第二NMOS管(N2)源极接低压端LOW、漏极接第二电容(C2)第一极板、栅极接第四电容(C4)第一极板；第三NMOS管(N3)源极接低压端LOW、漏极接第三电容(C3)第一极板、栅极接第四电容(C4)第一极板；第四NMOS管(N4)源极接低压端LOW、漏极接第四电容(C4)第一极板、栅极接第三电容(C3)第一极板；第一电容(C1)第二极...

【专利技术属性】
技术研发人员：周绍林，蔺举，陈振骐，陈润，李斌，吴朝晖，
申请(专利权)人：深圳市纽瑞芯科技有限公司，
类型：发明
国别省市：