【技术实现步骤摘要】
一种交叉耦合电荷泵电路
[0001]本专利技术涉及一种交叉耦合电荷泵电路，特别是涉及一种采用四相非交叠时钟的交叉耦合电荷泵电路。
技术介绍
[0002]电荷泵电路是整个Flash存储器最重要的电路之一，决定了Flash存储器的面积和功耗。
[0003]现有技术电荷泵电路如图1所示，包括：时钟电路10、充放电电路20、衬底电压调整电路30、传输电路40以及负载50，其中，时钟电路10由时钟源CLK、反相器I1、I2及I3组成，用于产生输出时钟CLKK、反相输出时钟CLKKB；充放电电路20由NMOS管MN1、MN2及充放电电容C1、C2组成，用于在输出时钟的控制下，通过充放电电容C1、C2的充放电产生脉冲高压；传输电路40由PMOS管MP3、MP4组成，用于将充放电电路20产生的脉冲高压向负载50传输；衬底电压调整电路30由PMOS管MP1、MP2组成，用于对传输管MP3、MP4的衬底电压进行调整以减小衬偏效应；负载50由负载电阻RL、负载电容CL组成，用于模拟电荷泵的负载。
[0004]图2、图3分别为现有的...
【技术保护点】
【技术特征摘要】
1.一种交叉耦合电荷泵电路，包括：第一充放电电路，用于在第零时钟(clk)和第一时钟(clk1)的控制下，对第一电容(C1)进行充放电以产生第一高压脉冲；第二充放电电路，用于在反相第零时钟(clkb)和第二时钟(clk2)的控制下，对第二电容(C2)进行充放电以产生第二高压脉冲；第一传输电路，用于在反相第二时钟(clk2b)的控制下，将所述第一充放电电路产生的第一高压脉冲传输至负载；第二传输电路，用于在反相第一时钟(clk1b)的控制下，将所述第二充放电电路产生的第二高压脉冲传输至负载；四相非交叠时钟产生电路，用于将输入时钟源转换为非交叠的所述第零时钟(clk)、反相第零时钟(clkb)、第一时钟(clk1)、反相第一时钟(clk1b)、第二时钟(clk2)和反相第二时钟(clk2b)；以及负载。2.如权利要求1所述的一种交叉耦合电荷泵电路，其特征在于，所述四相非交叠时钟产生电路连接输入时钟源，以产生高电平没有交叠的所述第零时钟(clk)、第一时钟(clk1)、反相第二时钟(clk2b)以及，高电平没有交叠的所述反相第零时钟(clkb)、第二时钟(clk2)、反相第一时钟(clk1b)。3.如权利要求2所述的一种交叉耦合电荷泵电路，其特征在于，所述四相非交叠时钟产生电路包括第一或非门(NR1)、第二至第六非门、第七与门(AD7)、第八或门(OR8)、第十非门(I10)、第十一或非门(NR11)、第十二至第十六非门、第十七与门(AD7)、第十八或门(OR8)以及第三电容(C3)、第四电容(C4)、第十三电容(C13)、第十四电容((C14)，所述第一或非门(NR1)的一输入端和第十非门(I10)的输入端相连组成四相非交叠时钟产生电路的输入端并连接输入时钟源，第十非门(I10)的输出端连接第十一或非门(NR11)的一输入端，第一或非门(NR1)的输出端连接第二非门(I2)的输入端，第二非门(I2)的输出端连接第三非门(I3)的输入端和第三电容(C3)的一端，第三非门(I3)的输出端连接至第四非门(I4)的输入端、第七与门(AD7)的一输入端、第八或门(OR8)的一输入端和第十一或非门(NR11)的另一输入端，第十一或非门(NR11)的输出端连接第十二非门(I12)的输入端，第十二非门(I12)的输出端连接第十三非门(I13)的输入端和第十三电容(C13)的一端，第十三非门(I13)的输出端连接至第十四非门(I14)的输入端、第十七与门(AD17)的一输入端、第十八或门(OR18)的一输入端和第一或非门(NR1)的另一输入端，第四非门(I4)的输出端连接第五非门(I5)的输入端和第四电容(C4)的一端，第五非门(I5)的输出端连接至第七与门(AD7)的另一输入端、第八或门(OR8)的另一输入端，第十四非门(I14)的输出端连接第十五非门(I15)的输入端和第五电容(C5)的一端，第十五非门(I15)的输出端连接至第十七与门(AD17)的另一输入端、第十八或门(OR18)的另一输入端，第七与门(AD7)的输出所述第二时钟(clk2)连接至第六非门(I16)的输入端，第六非门(I6)的输出所述反相第二时钟(clk2b)，第八或门(OR8)的输出所述第零时钟(clk)，所述第十七与门(AD17)的输出所述第一时钟(clk1)连接至第十六非门(I16)的输入端，所述第十六非门(I16的输出所述反相第一时钟(clk1...
【专利技术属性】
技术研发人员：许屹昂，胡剑，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。