一种差分放大电路制造技术

本申请公开了一种差分放大电路，所述差分放大电路包括第一放大模块、第二放大模块、第一偏置模块、第二偏置模块以及去耦模块；其中，所述第一偏置模块的输出端与所述第一放大模块的输入端相连接；所述第二偏置模块的输出端与所述第二放大模块的输入端相连接；所述第一去耦模块一端与所述第一偏置模块的电源端相连接，另一端与所述第二偏置模块的电源端相连接，用于抑制所述第一放大模块输入信号对所述第一偏置模块电源的干扰以及所述第二放大模块输入信号对所述第二偏置模块电源的干扰。块输入信号对所述第二偏置模块电源的干扰。块输入信号对所述第二偏置模块电源的干扰。

【技术实现步骤摘要】
一种差分放大电路


[0001]本申请涉及电路
，尤其涉及一种差分放大电路。

技术介绍

[0002]图1为常用的基于异质结双极晶体管（Heterojunction Bipolar Transistor，HBT）的推挽（push
‑
pull）电路的连接示意图，如图1所示，在电路中加入电容C4和电容C5就是为了降低电路中级间通过Vbatt线形成的串扰的影响，因此，C4、C5称为去耦电容，其中去耦电容C4一端接晶体管Q3，一端接地；去耦电容C5一端接晶体管Q4集电极，一端接地，相当于C4与C5并联接地。
[0003]去耦电容通常集成在芯片内部，为了实现更稳定的直流电压偏置点，去耦电容的值通常较大，达到10pF的量级，所需要的布版面积也相当大，对于push
‑
pull电路，通常需要在两路偏置各集成一个去耦电容，这对于体积极小的芯片来说，不仅增加了版图布局难度，也增加了成本。

技术实现思路

[0004]为解决上述技术问题，本申请实施例提供了一种差分放大电路。
[0005]本申请的技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种差分放大电路，其特征在于，所述差分放大电路包括第一放大模块、第二放大模块、第一偏置模块、第二偏置模块以及第一去耦模块；其中，所述第一偏置模块的输出端与所述第一放大模块的输入端相连接；所述第二偏置模块的输出端与所述第二放大模块的输入端相连接；所述第一去耦模块一端与所述第一偏置模块的电源端相连接，另一端与所述第二偏置模块的电源端相连接，用于抑制所述第一放大模块输入信号对所述第一偏置模块电源的干扰以及所述第二放大模块输入信号对所述第二偏置模块电源的干扰。2.根据权利要求1所述的差分放大电路，其特征在于，所述第一去耦模块包括第一电容；所述第一电容的一端与所述第一偏置模块的电源端相连接，另一端与所述第二偏置模块的电源端相连接。3.根据权利要求2所述的差分放大电路，其特征在于，所述第一去耦模块包括第一电阻、第二电阻，及/或，第一电感、第二电感；其中，所述第一电容的一端通过所述第一电阻及/或所述第一电感与所述第一偏置模块的电源端相连接，另一端通过所述第二电阻及/或所述第二电感与所述第二偏置模块的电源端相连接。4.根据权利要求1所述的差分放大电路，其特征在于，所述差分放大电路还包括第二去耦模块，所述第二去耦模块一端与所述第一放大模块的电源端相连接，另一端与所述第二放大模块的电源端相连接。5.根据权利要求4所述的差分放大电路，其特征在于，所述第二去耦模块包括第二电容，所述第二电容的一端与所述第一放大模块的电源端相连接，另一端与所述第二放大模块的电源端相连接。6.根据权利要求5所述的差分放大电路，其特征在于，所述第二去耦模块还包括第三电阻、第四电阻，及/或，第三电感、第四电感；所述第二电容的一端通过所述第三电阻及/或所述第三电感与所述第一放大模块的电源端相连接，另一端通过所述第四电阻及/或第四电感与所...

【专利技术属性】
技术研发人员：郑其进，戴大杰，
申请(专利权)人：广州慧智微电子股份有限公司，
类型：发明
国别省市：