压电器件制造技术

层叠部(120)至少在开口部(113)的上方包括第一单晶压电体层(130)、第二单晶压电体层(140)、中间电极层(150)、下部电极层(160)和上部电极层(170)。第一单晶压电体层(130)由在极化电荷的正侧和负侧产生蚀刻速率差的材料构成。第一单晶压电体层(130)的极化电荷在中间电极层(150)侧为正，在下部电极层(160)侧为负。负。负。

【技术实现步骤摘要】
【国外来华专利技术】压电器件


[0001]本专利技术涉及压电器件。

技术介绍

[0002]作为公开压电器件的结构的文献，有国际公开第2019/102951号(专利文献1)。专利文献1中记载的压电器件具备压电单晶体、上部电极、下部电极和支承基板。压电单晶体的极化状态相同。上部电极配置在压电单晶体的上表面上。下部电极配置在压电单晶体的下表面上。支承基板配置在压电单晶体的下方。设置有从支承基板的下表面向压电单晶体的下表面上凹进的凹部。现有技术文献专利文献
[0003]专利文献1：国际公开第2019/102951号

技术实现思路

专利技术要解决的课题
[0004]专利文献1中记载的压电器件仅具备一层单晶压电体层，在想要增大压电器件的激励时的振幅的情况下，由于从与单晶压电体层正交的方向观察时的单晶压电体层的面积变大，因此压电器件的占有面积变大。
[0005]此外，在通过蚀刻形成用于与下部电极层电连接的孔部时由于过蚀刻而在下部电极层形成贯通孔的情况下，与下部电极层的电连接变得不充分而使压电器件的激励特性降低。
[0006]本专利技术是鉴于上述问题点而完成的，其目的在于，提供一种能够抑制压电器件的占有面积变大以及与下部电极层的电连接变得不充分而使激励特性降低、同时能够增大压电器件的激励时的振幅的压电器件。用于解决课题的技术方案
[0007]基于本专利技术的压电器件具备基部和层叠部。基部包括一个主面和位于与一个主面相反的一侧的另一个主面，且具有在一个主面形成的开口部。层叠部层叠在基部的一个主面侧，从上方覆盖开口部。层叠部至少在开口部的上方包括第一单晶压电体层、配置在第一单晶压电体层的上方的第二单晶压电体层、配置在第一单晶压电体层与第二单晶压电体层之间的中间电极层、配置在第一单晶压电体层的下侧并隔着第一单晶压电体层而与中间电极层相对的下部电极层、以及配置在第二单晶压电体层的上侧并隔着第二单晶压电体层而与中间电极层相对的上部电极层，且具有作为覆盖开口部的部分的膜片部。从与上述一个主面正交的方向观察，在层叠部中，在开口部的外侧的位置，形成有贯通第一单晶压电体层、中间电极层及第二单晶压电体层而到达下部电极层的孔部。在上述孔部的内侧设置有引出电极，该引出电极与中间电极层绝缘的同时与下部电极层连接，并且引出到第二单晶压电体层的上表面上。第一单晶压电体层由在极化电荷的正侧和负侧产生蚀刻速率差的材
料构成。第一单晶压电体层的极化电荷在中间电极层侧为正，在下部电极层侧为负。专利技术的效果
[0008]根据本专利技术，能够抑制压电器件的占有面积变大以及由于与下部电极层的连接不良而导致压电器件的激励特性降低，同时能够增大压电器件的激励时的振幅。
附图说明
[0009]图1是本专利技术的实施方式1涉及的压电器件的纵剖视图。图2是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、在第一单晶压电体层的下表面设置了下部电极层的状态的剖视图。图3是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、在下部电极层和第一单晶压电体层各自的下表面设置了中间层的状态的剖视图。图4是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、拟使基部接合到图3所示的多个层的状态的剖视图。图5是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、使基部接合于中间层的下表面之后的状态的剖视图。图6是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、削去第一单晶压电体层的上表面之后的状态的剖视图。图7是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、在第一单晶压电体层的上表面设置了中间电极层的状态的剖视图。图8是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、使第二单晶压电体层接合到图7所示的多个层的状态的剖视图。图9是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、削去第二单晶压电体层的上表面之后的状态的剖视图。图10是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、在第二单晶压电体层的上表面设置了上部电极层的状态的剖视图。图11是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、在层叠部形成了孔部的状态的剖视图。图12是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、在形成于层叠部的孔部的内侧形成了绝缘膜的状态的剖视图。图13是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、除去了绝缘膜的底部的中央部的状态的剖视图。图14是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、形成了引出电极的状态的剖视图。图15是示出在本专利技术的实施方式1涉及的压电器件的制造方法中、形成了第一引出布线和第二引出布线中的每一个引出布线的状态的剖视图。图16是本专利技术的实施方式2涉及的压电器件的纵剖视图。
具体实施方式
[0010](实施方式1)
图1是本专利技术的实施方式1涉及的压电器件的纵剖视图。如图1所示，本专利技术的实施方式1涉及的压电器件100具备基部110和层叠部120。
[0011]基部110包括一个主面111和位于与一个主面111相反的一侧的另一个主面112。基部110具有形成在一个主面111的开口部113。在本实施方式中，开口部113从一个主面111贯通至另一个主面112。但是，开口部113也可以从一个主面111侧形成而不到达另一个主面112。或者，开口部113也可以从另一个主面112侧形成到靠近一个主面111的位置，而不到达一个主面111。开口部113被层叠在基部110的一个主面111侧的层叠部120从上方覆盖。
[0012]在本实施方式中，基部110由Si构成。但是，构成基部110的材料并不限定于Si。
[0013]层叠部120至少在开口部113的上方包括第一单晶压电体层130、第二单晶压电体层140、中间电极层150、下部电极层160和上部电极层170。
[0014]层叠部120具有作为覆盖开口部113的部分的膜片部Mb。从与一个主面111正交的方向观察，膜片部Mb是层叠部120中的位于开口部113的开口端部的内侧的部分。
[0015]从与一个主面111正交的方向观察，在层叠部120中，在开口部113的外侧的位置，形成有贯通第一单晶压电体层130、中间电极层150及第二单晶压电体层140而到达下部电极层160的孔部H。在孔部H的内周面上形成有绝缘膜194。在孔部H的内侧设置有引出电极193，该引出电极193与中间电极层150绝缘的同时与下部电极层160连接，并且引出到第二单晶压电体层140的上表面上。
[0016]第一单晶压电体层130位于基部110的上方。第一单晶压电体层130的一部分位于开口部113的上方。第一单晶压电体层130的上表面和下表面各自是平坦的。
[0017]第二单晶压电体层140位于第一单晶压电体层130的上方。第二单晶压电体层140的一部分位于开口部113的上方。第二单晶压电体层140的上表面和下表面各自是平坦的。
[0018]第二单晶压电体层140具有孔部141。孔部141上下贯通第二单晶压电体层140。在本实施方式中，孔部141位于基部110的一本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种压电器件，具备：基部，其包括一个主面和位于与该一个主面相反的一侧的另一个主面，且具有在所述一个主面形成的开口部；以及层叠部，其层叠在所述基部的所述一个主面侧，从上方覆盖所述开口部，所述层叠部至少在所述开口部的上方包括第一单晶压电体层、配置在该第一单晶压电体层的上方的第二单晶压电体层、配置在所述第一单晶压电体层与所述第二单晶压电体层之间的中间电极层、配置在所述第一单晶压电体层的下侧并隔着所述第一单晶压电体层而与所述中间电极层相对的下部电极层、以及配置在所述第二单晶压电体层的上侧并隔着所述第二单晶压电体层而与所述中间电极层相对的上部电极层，且具有作为覆盖所述开口部的部分的膜片部，从与所述一个主面正交的方向观察，在所述层叠部中，在所述开口部的外侧的位置，形成有贯通所述第一单晶压电体层、所述中间电极层及所述第二单晶压电体层而到达所述下部电极层的孔部，在所述孔部的内侧设置有引出电极，该引出电极与所述中间电极层绝缘的同时与所述下部电极层连接，并且引出到所述第二单晶压电体层的上表面上，所述第一单晶压电体层由在极化电荷的正侧和负侧产生蚀刻速率差的材料构...

【专利技术属性】
技术研发人员：茶谷宗人，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：