一种基于自适应芯片的邻域相连异构设计方法技术

本发明专利技术涉及微电子技术邻域，具体为一种基于自适应芯片的邻域相连异构设计方法。本发明专利技术的具体步骤为，首先建立集成化异构芯片结构，并采用自适应神经网络算法进行异构芯片的层间数据流传输，之后在单个芯片中建立动态数据管理框架，进行数据的调度与处理。本发明专利技术通过对机器人控制芯片的结构与控制方法进行改进，用以更好的优化并提高了机器人控制芯片的运行速度，数据处理与数据通信能力。通过将自适应算法与邻域相异构技术相互结合，用以用更快捷的方式对具有不同特征的控制数据进行数据之间的整合与传输，实现提高芯片运算速率，提升大规模数据的集成化处理效率的问题。升大规模数据的集成化处理效率的问题。升大规模数据的集成化处理效率的问题。

【技术实现步骤摘要】
一种基于自适应芯片的邻域相连异构设计方法


[0001]本专利技术涉及微电子技术邻域，具体为一种基于自适应芯片的邻域相连异构设计方法。

技术介绍

[0002]现阶段，随着芯片的应用逐渐从计算机电子行业向工业智能化与生产控制中发展，芯片的研发目标也逐渐向高度集成化，高计算能力和低廉的价格进军，异构芯片是一种将多种处理器进行整合形成的一种新型控制架构，其具有单一芯片控制时所不具有的处理数据存储空间大，多线任务并行处理，数据处理效率更高的优势，同时可以嵌入更多的优化功能，提升芯片的应用邻域和执行效果。
[0003]公开号为CN113725153A的中国专利，提供了一种多层多芯片扇出型三维集成封装方法及结构，通过对芯片的封装工艺进行改进，与现有的封装工艺相兼容，用以更好的减少封装后的翘曲问题。公开号为CN113204502A的中国专利，提供了一种异构加速计算优化方法、装置、设备及可读存储介质，此专利中通过进行明文状态与密文状态的转换，从而更好的提高处理器内数据的计算效率。
[0004]但是现有的异构芯片的数据处理过程中，存在异构架构中各层与层之间相关性较差，邻域相连处难以融合的情况发生，从而造成单个处理器具有一定的数据处理能力，但是整体架构下的数据流传输与数据通讯的效率较慢，甚至会出现通讯中断的问题，造成异构封装检测的异常增加，整体使用情况较差的问题，针对现有的技术中存在的问题，本专利技术中提供了一种基于自适应芯片的邻域相连异构设计方法。

技术实现思路

[0005]针对上述存在的问题，本专利技术提供了一种基于自适应芯片的邻域相连异构设计方法，具体步骤为，首先建立集成化异构芯片结构，并采用自适应神经网络算法进行异构芯片的层间数据流传输，之后在单个芯片中建立动态数据管理框架，进行数据的调度与处理。
[0006]具体的，将深度学习算法应用于单个芯片的数据处理与计算的过程中，会存在单个芯片的运算能力有限，无法承载深度学习框架运行的问题，从而限制了单个芯片的数据处理与计算能力，但是进行芯片异构处理后，通过将深度学习的解算过程由多个并行的处理器承担，用以提高集成框架整体的运算能力，以此提升数据处理与解算的效果。
[0007]优选的，所述的集成化异构芯片结构中，建立了邻域相连异构计算平台。
[0008]优选的，所述的邻域相连异构计算平台，具体分为硬件管理模块与软件管理模块。
[0009]优选的，所述的硬件管理模块中，在集成化异构芯片中建立基于主控芯片与并行处理芯片的处理框架；其中所述的并行处理芯片为多个，具体的，所述的主控芯片可选用cpu（Central Processing Unit），所述的并行处理芯片可选用计算能力更强的FPGA(Field Programmable Gate Array)的组合方式。
[0010]优选的，所述的主控芯片主要进行数据采集，数据流的向下传输以及数据回传操
作，所述的并行处理芯片主要用于数据的解算。
[0011]优选的，所述的数据的解算由并行处理芯片共同执行，用以处理基于自适应神经网络算法的层间权值计算，从而保证邻域相连部分的相关性。
[0012]优选的，所述的并行处理芯片与主控芯片可进行同时的数据读取与数据传输的通信模式。
[0013]优选的，所述的动态数据管理框架中，建立了多目标预测控制算法。
[0014]优选的，所述的多目标预测控制算法中，进行单个并行处理芯片中数据信息的采集。
[0015]优选的，根据所述的数据信息，通过设定影响异构芯片处理能力的约束条件，在设定的约束条件内求解当前时刻下的、指定时间域内的最优数据分割模式，并以此进行递推获取稳定的数据输出流。
[0016]与现有技术相比，本专利技术的有益效果在于：（1）本专利技术通过对机器人控制芯片的结构与控制方法进行改进，用以更好的优化并提高了机器人控制芯片的运行速度，数据处理与数据通信能力。通过将自适应算法与邻域相异构技术相互结合，用以用更快捷的方式对具有不同特征的控制数据进行数据之间的整合与传输，从而缓解芯片在数据处理与运算的过程中，使用常规训练模型计算较为复杂性芯片处理能力不足的问题，实现提高芯片运算速率，提升大规模数据的集成化处理效率的问题。
[0017]（2）在（1）的基础上，本专利技术采用基于自适应神经网络算法进行数据的解算与数据流在异构芯片层级间的传输，从而更好的实现邻域相连的层级之间的关联性，同时也避免了单一主控芯片在数据处理过程中，计算速度慢处理能力不足的问题。
[0018]（3）在（1）的基础上，本专利技术建立了基于多目标预测控制算法，用以将采集到的数据根据芯片的处理能力与约束特征进行分类管理，与数据流的动态实时收到，从而更好的提高数据的传输速率提高数据流的执行效果。
附图说明
[0019]图1为一种基于自适应芯片的邻域相连异构设计方法流程图。
具体实施方式
[0020]实施例1：本实施例中所述的一种基于自适应芯片的邻域相连异构设计方法，具体步骤为，首先建立集成化异构芯片结构，并采用自适应神经网络算法进行异构芯片的层间数据流传输，之后在单个芯片中建立动态数据管理框架，进行数据的调度与处理。
[0021]其中，所述的自适应神经网络算法主要采用基于线性化处理的神经网络算法进行数据流的分层处理方式，首先对件采集的数据进行分层计算，并在单个并行处理芯片中存储不同阶段的计算框架，各计算框架通过建立自适应线性激活函数进行邻域数据的相关性处理，并随着处理层数的增加进行对应的线性激活函数对应权重的线性化递增处理，以此进行并完成数据流的解算过程。
[0022]所述的自适应芯片的处理流程为：建立集成化异构芯片结构，所述的集成化异构
芯片结构中，建立了邻域相连异构计算平台，并采用自适应神经网络算法进行异构芯片的层间数据流传输，之后在单个芯片中建立动态数据管理框架，进行数据的调度与处理，所述的邻域相连异构计算平台，具体分为硬件管理模块与软件管理模块，所述的硬件管理模块中，在集成化异构芯片中建立基于主控芯片与并行处理芯片的处理框架；其中所述的并行处理芯片为2个，所述的主控芯片主要进行数据采集，数据流的向下传输以及数据回传操作，所述的并行处理芯片主要用于数据的解算，所述的数据的解算由并行处理芯片共同执行，用以处理基于自适应神经网络算法的层间权值计算，从而保证邻域相连部分的相关性，所述的并行处理芯片与主控芯片可进行同时的数据读取与数据传输的通信模式，所述的多目标预测控制算法中，进行单个并行处理芯片中数据信息的采集，根据所述的数据信息，通过设定影响异构芯片处理能力的约束条件，在设定的约束条件内求解当前时刻下的、指定时间域内的最优数据分割模式，并以此进行递推获取稳定的数据输出流。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于自适应芯片的邻域相连异构设计方法，其特征在于，具体步骤为，首先建立集成化异构芯片结构，并采用自适应神经网络算法进行异构芯片的层间数据流传输，之后在单个芯片中建立动态数据管理框架，进行数据的调度与处理。2.根据权利要求1所述的一种基于自适应芯片的邻域相连异构设计方法，其特征在于，所述的集成化异构芯片结构中，建立了邻域相连异构计算平台。3.根据权利要求2所述的一种基于自适应芯片的邻域相连异构设计方法，其特征在于，所述的邻域相连异构计算平台，具体分为硬件管理模块与软件管理模块。4.根据权利要求3所述的一种基于自适应芯片的邻域相连异构设计方法，其特征在于，所述的硬件管理模块中，在集成化异构芯片中建立基于主控芯片与并行处理芯片的处理框架；其中所述的并行处理芯片为多个。5.根据权利要求4所述的一种基于自适应芯片的邻域相连异构设计方法，其特征在于，所述的主控芯片主要进行数据采集，数据流的向下传输以及数据回传操作，所述的并行处理芯片主要用于数据的解算。6.根据权利要求5所述的一...

【专利技术属性】
技术研发人员：王相伟，
申请(专利权)人：山东芯合机器人科技有限公司，
类型：发明
国别省市：