半导体结构及其形成方法技术

本公开实施例提供一种半导体结构及其形成方法，其中，所述方法包括：提供衬底；在所述衬底上形成第一金属图案层；通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。以定义有源区。以定义有源区。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本公开涉及半导体
，涉及但不限于一种半导体结构及其形成方法。

技术介绍

[0002]随着制程节点不断的缩小，动态随机存取存储器(Dynamic Random Access Memory，DRAM)中的有源区(Active Area，AA)的制造难度越来越大。采用传统蚀刻技术，在衬底中形成的AA会出现负载效应、形貌差等现象，这样会严重影响器件的电性并降低产品的良率。

技术实现思路

[0003]本公开实施例提供一种半导体结构及其形成方法。
[0004]第一方面，本公开实施例提供一种半导体结构的形成方法，所述方法包括：提供衬底；在所述衬底上形成第一金属图案层；通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。
[0005]在一些实施例中，在所述衬底上形成第一金属图案层，包括：在所述衬底上依次形成初始金属层和第一掩膜层；基于所述第一掩膜层，通过刻蚀工艺刻蚀所述初始金属层，形成所述第一金属图案层。
[0006]在一些实施例中，在所述衬底上形成第一金属图案层，包括：在所述衬底上形成第二掩膜层；在所述第二掩膜层的空隙中沉积金属，形成所述第一金属图案层。
[0007]在一些实施例中，在所述衬底上形成第一金属图案层，包括：在所述衬底上形成第二掩膜层；在所述第二掩膜层的空隙中沉积种子层，通过电镀工艺形成所述第一金属图案层。
[0008]第二方面，本公开实施例还提供一种半导体结构的形成方法，所述方法包括：提供衬底；对所述衬底进行刻蚀形成凹槽，在所述凹槽中形成第二金属图案层；通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。
[0009]在一些实施例中，对所述衬底进行刻蚀形成凹槽，包括：在所述衬底上依次形成初始第三掩膜层和第四掩膜层；其中，所述第四掩膜层具有与有源区目标图案相同的第一图案；基于所述第四掩膜层刻蚀所述初始第三掩膜层和所述衬底，形成第三掩膜层和位于所述衬底中的凹槽。
[0010]在一些实施例中，所述第四掩膜层通过以下步骤形成：在所述初始第三掩膜层上形成具有第二图案的初始第四掩膜层；其中，所述第二图案包括多个平行排列、且沿所述有源区延伸方向延伸的第一掩膜条；在所述初始第四掩膜层上形成具有第三图案的第一复合掩膜层；其中，所述第三图案包括多个阵列排布的第一开口，所述第一开口与所述第一掩膜条在所述衬底上的正投影部分重叠，且在所述第一掩膜条的排列方向上，每两个所述第一掩膜条与相邻两个所述第一掩膜条之间具有一所述第一开口；以所述第一复合掩膜层为掩膜，沿所述第一开口刻蚀所述初始第四掩膜层，形成所述第四掩膜层。
[0011]在一些实施例中，在所述初始第四掩膜层上形成具有第三图案的第一复合掩膜层，包括：在所述初始第四掩膜层的空隙中填充掩膜材料，形成第五掩膜层；其中，所述第五掩膜层的顶表面高于所述初始第四掩膜层的顶表面；在所述第五掩膜层上形成具有所述第三图案的第六掩膜层；其中，所述第五掩膜层和所述第六掩膜层构成所述第一复合掩膜层。
[0012]在一些实施例中，在所述第五掩膜层上形成具有所述第三图案的第六掩膜层，包括：在所述第五掩膜层上形成具有第四图案的第一子掩膜层；采用原子层沉积工艺在所述第一子掩膜层上形成第一氧化物层，以形成具有所述第三图案的第六掩膜层；其中，所述第四图案包括阵列排布的掩膜块。
[0013]在一些实施例中，在所述初始第三掩膜层上形成具有第二图案的初始第四掩膜层，包括：在所述初始第三掩膜层上依次形成半导体层和具有所述第二图案的第七掩膜层；在所述第七掩膜层的空隙中沉积金属，形成第三金属图案层；采用金属辅助化学刻蚀工艺刻蚀所述半导体层，形成所述初始第四掩膜层。
[0014]在一些实施例中，所述第七掩膜层通过以下步骤形成：在所述半导体层上形成具有第五图案的第八掩膜层；其中，所述第五图案包括沿平行排列且沿所述有源区延伸方向延伸的第二掩膜条；在所述第二掩膜条的侧壁形成第一侧墙；去除所述第二掩膜条，形成所述第七掩膜层。
[0015]在一些实施例中，在所述半导体层上形成具有第五图案的第八掩膜层，包括：在所述半导体层上依次形成初始第八掩膜层和具有第六图案的第二复合掩膜层；基于所述第二复合掩膜层，采用自对准双重成像技术图形化所述初始第八掩膜层，形成所述第八掩膜层；其中，所述第六图案包括平行排列且沿所述有源区延伸方向延伸的第三掩膜条。
[0016]在一些实施例中，所述第二复合掩膜层包括初始第九掩膜层和具有所述第六图案的第十掩膜层；基于所述第二复合掩膜层，采用自对准双重成像技术图形化所述初始第八掩膜层，形成所述第八掩膜层，包括：基于所述第十掩膜层刻蚀所述初始第九掩膜层，形成具有所述第六图案的第九掩膜层；在所述第九掩膜层的侧壁形成第二侧墙之后，去除所述第九掩膜层；以所述第二侧墙为掩膜，刻蚀所述初始第八掩膜层，形成所述第八掩膜层。
[0017]在一些实施例中，在定义有源区之后，所述方法还包括：采用湿法刻蚀工艺去除所述第二金属图案层。
[0018]第三方面，本公开实施例提供一种半导体结构，所述半导体结构包括：采用上述任一实施例所述的方法形成位于衬底中的多个有源区。
[0019]本公开实施例中，首先，提供衬底；其次，在衬底上形成第一金属图案层；最后，采用金属辅助化学刻蚀工艺刻蚀衬底，以定义有源区。这样，采用金属辅助化学刻蚀工艺可以减少在定义有源区后形成的沟槽底部高度差较大的情况并减少相邻有源区连在一起的情况；同时也能使得在形成有源区的过程中免受其他因素影响，提高刻蚀精确度，形成理想形貌的有源区，从而提高器件的电性和产品的良率。
附图说明
[0020]在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
[0021]图1为有源区的理想形貌示意图；
[0022]图2为相关技术中形成的有源区的形貌示意图；
[0023]图3为本公开实施例提供的一种半导体结构的形成方法的实现流程示意图；
[0024]图4至图8为本公开实施例提供的一种半导体结构的形成过程结构示意图，其中，图4至图7中的左图分别为右图沿aa＇的剖面图；
[0025]图9为本公开实施例提供的另一种半导体结构的形成方法的实现流程示意图；
[0026]图10至图25为本公开实施例提供的一种半导体结构的形成过程结构示意图，其中，图10至图25中的左图分别为右图沿aa＇的剖面图。
具体实施方式
[0027]下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
[0028]在下文的描述中，给出了大量具体的细节以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，所述方法包括：提供衬底；在所述衬底上形成第一金属图案层；通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。2.根据权利要求1所述的方法，其特征在于，在所述衬底上形成第一金属图案层，包括：在所述衬底上依次形成初始金属层和第一掩膜层；基于所述第一掩膜层，通过刻蚀工艺刻蚀所述初始金属层，形成所述第一金属图案层。3.根据权利要求1所述的方法，其特征在于，在所述衬底上形成第一金属图案层，包括：在所述衬底上形成第二掩膜层；在所述第二掩膜层的空隙中沉积金属，形成所述第一金属图案层。4.根据权利要求1所述的方法，其特征在于，在所述衬底上形成第一金属图案层，包括：在所述衬底上形成第二掩膜层；在所述第二掩膜层的空隙中沉积种子层，通过电镀工艺形成所述第一金属图案层。5.一种半导体结构的形成方法，其特征在于，所述方法包括：提供衬底；对所述衬底进行刻蚀形成凹槽，在所述凹槽中形成第二金属图案层；通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。6.根据权利要求5所述的方法，其特征在于，对所述衬底进行刻蚀形成凹槽，包括：在所述衬底上依次形成初始第三掩膜层和第四掩膜层；其中，所述第四掩膜层具有与有源区目标图案相同的第一图案；基于所述第四掩膜层刻蚀所述初始第三掩膜层和所述衬底，形成第三掩膜层和位于所述衬底中的凹槽。7.根据权利要求6所述的方法，其特征在于，所述第四掩膜层通过以下步骤形成：在所述初始第三掩膜层上形成具有第二图案的初始第四掩膜层；其中，所述第二图案包括多个平行排列、且沿所述有源区延伸方向延伸的第一掩膜条；在所述初始第四掩膜层上形成具有第三图案的第一复合掩膜层；其中，所述第三图案包括多个阵列排布的第一开口，所述第一开口与所述第一掩膜条在所述衬底上的正投影部分重叠，且在所述第一掩膜条的排列方向上，每两个所述第一掩膜条与相邻两个所述第一掩膜条之间具有一所述第一开口；以所述第一复合掩膜层为掩膜，沿所述第一开口刻蚀所述初始第四掩膜层，形成所述第四掩膜层。8.根据权利要求7所述的方法，其特征在于，在所述初始第四掩膜层上形成具有第三图案的第一复合掩膜层，包括：在所述初始第四掩膜层的空隙中填充掩膜材料，形成第五掩膜层；其中，所述第五掩膜层的顶表面高于所述初始第四掩膜层的顶表面；在所述第五掩膜层上形成具有所述第...

【专利技术属性】
技术研发人员：李森，夏军，占康澍，宛强，刘涛，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：