一种带隙基准源电路及电子设备制造技术

本实用新型专利技术公开了一种带隙基准源电路及电子设备，包括：带隙基准源电源启动电路，用于控制带隙基准核心电路工作的启闭；带隙基准核心电路，用于生成基准电压；本实用新型专利技术利用带隙基准源电源启动电路控制带隙基准核心电路工作的启闭，利用带隙基准核心电路生成基准电压；通过设置额外的电流回路，以实现带隙基准源电路的低电源电压和低带隙电压的输出要求；电路结构简单，能够满足不同工艺下的流片生产；同时，能够应用于大规模集成电路及低芯片电压低功耗电路设计中，满足高精度的芯片生产工艺要求。工艺要求。工艺要求。

【技术实现步骤摘要】
一种带隙基准源电路及电子设备


[0001]本技术属于集成电路
，特别涉及一种带隙基准源电路及电子设备。

技术介绍

[0002]随着大规模集成电路的高速发展，芯片生产工艺制程的不断更新；芯片电压需要不断降低以实现低功耗电路设计，因而对芯片内部功能模块提出了低压低功耗的要求；目前，大多芯片采用带隙基准源对内部的模数转换器ADC、数模转换器DAC及串行器解串器Ser Des的电路模块提供基准电压。
[0003]基准电路的最小供电电压是芯片采取单电源供电系统的限制之一，而现有的带隙基准源电压大多为1.2V，其供电电压为2V以上；因此，现有的带隙基准源无法满足低电源电压和低带隙输出电压的要求。

技术实现思路

[0004]针对现有技术中存在的技术问题，本技术提供了一种带隙基准源电路及电子设备，以解决现有的带隙基准源无法满足低电源电压和低带隙电压输出的技术问题。
[0005]为达到上述目的，本技术采用的技术方案为：
[0006]本技术提供了一种带隙基准源电路，包括：
[0007]带隙基准源电源启动电路，用于控制带隙基准核心电路工作的启闭；
[0008]带隙基准核心电路，用于生成基准电压。
[0009]进一步的，所述带隙基准源电源启动电路包括反相器INV1、反相器INV2、P型MOS管MP4、P型MOS管MP5、P型MOS管MP6、N型MOS管MN1、N型MOS管MN2及电阻R5；
[0010]反相器INV1的输入端与EN端口相连，反相器INV1的输出端分三路设置；其中，第一路与反相器INV2的输入端相连，第二路与P型MOS管MP5的栅极相连，第三路与P型MOS管MP6的栅极相连；反相器INV2的输出端与P型MOS管MP4的栅极相连；
[0011]P型MOS管MP4的源极及P型MOS管MP5的源极与VDD端口均相连；P型MOS管MP5漏极与P型MOS管MP6的源极相连；P型MOS管MP6的漏极分两路设置，其中一路与N型MOS管MN1的漏极相连，另一路与N型MOS管MN2的栅极相连；N型MOS管MN2的源极与电阻R5的第一端相连；
[0012]P型MOS管MP4的漏极及N型MOS管MN2的漏极与带隙基准核心电路的第一输入端均相连；N型MOS管MN1的栅极与带隙基准核心电路的第二输入端相连。
[0013]进一步的，N型MOS管MN1的源极及电阻R5的第二端与GND均相连。
[0014]进一步的，所述带隙基准核心电路，包括P型MOS管MP1、P型MOS管MP2、P型MOS管MP3、PNP三极管Q1、PNP三极管Q2、PNP三极管Q3、PNP三极管Q4、电阻R1、电阻R2、电阻R3、电阻R4、电容C1及运算放大器A1；
[0015]P型MOS管MP1的源极、P型MOS管MP2的源极、P型MOS管MP3的源极及电容C1的第一端与VDD端口均相连；
[0016]P型MOS管MP1的漏极、PNP三极管Q1的发射极、电阻R3的第二端与运算放大器A1的
负向输入端相连；带隙基准源电源启动电路的第一输出端、P型MOS管MP2的漏极、电阻R1的第一端、电阻R2的第二端与运算放大器A1的正向输入端相连；电阻R1的第二端与PNP三极管Q2的发射极相连；
[0017]带隙基准源电源启动电路的第二输出端、P型MOS管MP1的栅极、P型MOS管MP2的栅极、P型MOS管MP3的栅极及电容C1的第二端与运算放大器A1的输出端均相连；
[0018]P型MOS管MP3的漏极及电阻R4的第二端与VOUT端口均相连。
[0019]进一步的，PNP三极管Q1的基极、PNP三极管Q1的集电极、PNP三极管Q2的基极、PNP三极管Q2的集电极、电阻R2的第一端、电阻R3的第一端及电阻R4的第一端与GND均相连。
[0020]进一步的，PNP三极管Q1与PNP三极管Q2的面积比为8:1或24:1。
[0021]进一步的，VDD端口的最低供电电压VDD
min
为P型MOS管MP1与P型MOS管MP2的过驱动电压和PNP三极管Q1的基极射极电压之和。
[0022]进一步的，所述运算放大器A1包括P型MOS管MP11、P型MOS管MP12、P型MOS管MP13、P型MOS管MP14、P型MOS管MP15、P型MOS管MP16、晶体管NP1、晶体管NP2、晶体管NP3及晶体管NP4；
[0023]P型MOS管MP11的源极、P型MOS管MP12的源极、P型MOS管MP13的源极及P型MOS管MP16的源极与VDD端口均相连；晶体管NP1的源极、晶体管NP2的源极、晶体管NP3的源极及晶体管NP4的源极与GND均相连；
[0024]P型MOS管MP11的漏极及P型MOS管MP11的栅极与P型MOS管MP13的栅极均相连，P型MOS管MP11的漏极还与电流输入Ibias端口相连；P型MOS管MP12的漏极及P型MOS管MP12的栅极与P型MOS管MP16的栅极均相连，P型MOS管MP12的漏极还与晶体管NP1的漏极相连；P型MOS管MP13的漏极分两路设置，其中一路与P型MOS管MP14的源极相连，另一路与P型MOS管MP15的源极相连；P型MOS管MP14的栅极与PNP三极管Q1的发射极相连，P型MOS管MP15的栅极与P型MOS管MP2的漏极相连；
[0025]晶体管NP2的栅极及晶体管NP2的漏极与晶体管NP1的栅极均相连，晶体管NP2的漏极还与P型MOS管MP14的漏极相连；晶体管NP3的栅极及晶体管NP3的漏极与晶体管NP4的栅极均相连，晶体管NP3的漏极还与P型MOS管MP15的漏极相连；P型MOS管MP16的漏极及晶体管NP4的漏极与OUT端口均相连。
[0026]进一步的，所述P型MOS管MP11、P型MOS管MP12及P型MOS管MP13的尺寸相等。
[0027]本技术还提供了一种电子设备，包括电子器件及带隙基准源电路，所述带隙基准源电路为所述的一种带隙基准源电路。
[0028]与现有技术相比，本技术的有益效果为：
[0029]本技术提供了一种带隙基准源电路及电子设备，利用带隙基准源电源启动电路控制带隙基准核心电路工作的启闭，利用带隙基准核心电路生成基准电压；通过设置额外的电流回路，以实现带隙基准源电路的低电源电压和低带隙电压的输出要求；电路结构简单，能够满足不同工艺下的流片生产；同时，能够应用于大规模集成电路及低芯片电压低功耗电路设计中，满足高精度的芯片生产工艺要求。
附图说明
[0030]图1为本技术所述的带隙基准源电路的结构图；
[0031]图2为本技术中的运算放大器A1的电路图。
具体实施方式
[0032]为了使本技术所解决的技术问题，技术方案及有益效果更加清楚明白，以下具体实施例，对本技术进行进一步的详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准源电路，其特征在于，包括：带隙基准源电源启动电路，用于控制带隙基准核心电路工作的启闭；带隙基准核心电路，用于生成基准电压；所述带隙基准源电源启动电路包括反相器INV1、反相器INV2、P型MOS管MP4、P型MOS管MP5、P型MOS管MP6、N型MOS管MN1、N型MOS管MN2及电阻R5；反相器INV1的输入端与EN端口相连，反相器INV1的输出端分三路设置；其中，第一路与反相器INV2的输入端相连，第二路与P型MOS管MP5的栅极相连，第三路与P型MOS管MP6的栅极相连；反相器INV2的输出端与P型MOS管MP4的栅极相连；P型MOS管MP4的源极及P型MOS管MP5的源极与VDD端口均相连；P型MOS管MP5漏极与P型MOS管MP6的源极相连；P型MOS管MP6的漏极分两路设置，其中一路与N型MOS管MN1的漏极相连，另一路与N型MOS管MN2的栅极相连；N型MOS管MN2的源极与电阻R5的第一端相连；P型MOS管MP4的漏极及N型MOS管MN2的漏极与带隙基准核心电路的第一输入端均相连；N型MOS管MN1的栅极与带隙基准核心电路的第二输入端相连；所述带隙基准核心电路，包括P型MOS管MP1、P型MOS管MP2、P型MOS管MP3、PNP三极管Q1、PNP三极管Q2、PNP三极管Q3、PNP三极管Q4、电阻R1、电阻R2、电阻R3、电阻R4、电容C1及运算放大器A1；P型MOS管MP1的源极、P型MOS管MP2的源极、P型MOS管MP3的源极及电容C1的第一端与VDD端口均相连；P型MOS管MP1的漏极、PNP三极管Q1的发射极、电阻R3的第二端与运算放大器A1的负向输入端相连；带隙基准源电源启动电路的第一输出端、P型MOS管MP2的漏极、电阻R1的第一端、电阻R2的第二端与运算放大器A1的正向输入端相连；电阻R1的第二端与PNP 三极管Q2的发射极相连；带隙基准源电源启动电路的第二输出端、P型MOS管MP1的栅极、P型MOS管MP2的栅极、P型MOS管MP3的栅极及电容C1的第二端与运算放大器A1的输出端均相连；P型MOS管MP3的漏极及电阻R4的第二端与VOUT端口均相连。2.根据权利要求1所述的一种带隙基准源电路，其特征在于，N型MOS管MN1的源极及电阻R5的第二端与GND均相连。3.根据权利要求1所述的一种带隙基准源电路，其特征在于，PNP三极管Q1的基极、PNP三极管Q1的集电极、PNP三极管Q2的...

【专利技术属性】
技术研发人员：孙权，王勇，夏雪，董磊，袁婷，王婉，
申请(专利权)人：西安航天民芯科技有限公司，
类型：新型
国别省市：