一种可抑制采样开关回踢并提升线性度的输入缓冲器电路制造技术

本发明专利技术公开了一种可抑制采样开关回踢并提升线性度的输入缓冲器电路，包括电平转换电路

【技术实现步骤摘要】
一种可抑制采样开关回踢并提升线性度的输入缓冲器电路


[0001]本专利技术属于集成电路模数转换器领域，具体涉及一种可抑制采样开关回踢并提升线性度的输入缓冲器电路
。

技术介绍

[0002]随着半导体工艺特征尺寸越来越小，高速模数转换器
(Analog
‑
to
‑
digital converter,ADC)
的采样率也获得了极大的提高，与之伴随的高线性度输入缓冲器设计技术也得到了极大的发展
。
输入缓冲器用于连接芯片与外部世界，主要用来提升外界模拟信号的驱动能力，并隔离采样网络回踢噪声对输入信号的影响
。
不仅决定着
ADC
输入带宽，而且其线性度特性决定着整个
ADC
能够达到的线性度上限
。
特别是随着
ADC
采样率和信号输入频率的不断提高，采样网络动作速率提高，回踢噪声逐渐成为限制输入缓冲器性能的关键点
。
[0003]传统输入缓冲器处理回踢噪声的方法一般是增大输入缓冲器电流，确保能在短时间内恢复由于采样开关动作带来的毛刺，进而确保输入缓冲器的性能，但是随着采样频率的不断提升，消除开关动作带来的毛刺所需的静态电流成倍增加
。
静态电流的增加一方面会导致芯片的功耗急剧增加，另一方面也会限制输入信号的摆幅
。

技术实现思路

[0004]为了克服现有技术的不足，本专利技术专利提供一种可抑制采样开关回踢并提升线性度的输入缓冲器电路，为了消除采样开关回踢，利用了额外的输入管对回踢交叉耦合，实现回踢的抑制，进而提高输入缓冲器线性度
。
[0005]为了解决现有技术存在的上述问题，本专利技术所采用的技术方案为：
[0006]一种可抑制采样开关回踢并提升线性度的输入缓冲器电路包括电平转换电路
、
采样开关回踢抑制电路
、
电流源负载电路和采样电路
。
[0007]所述电平转换电路用作输入缓冲器中输入管漏端电压的电平移位电路；
[0008]所述采样开关回踢抑制电路用作输入缓冲器的输入电路以及回踢交叉耦合电路；
[0009]所述电流源负载电路用于输入缓冲器的电流源负载以及电流源偏置产生电路；
[0010]所述采样电路为输入缓冲器的采样网络
。
[0011]进一步的，所述电平转换电路包括第一电阻
、
第二电阻
、
第三电阻
、
第四电阻
、
第一电容
、
第二电容
、
第三电容
、
第四电容
、
第一
N
型
MOS
管
、
第二
N
型
MOS
管
、
第三
N
型
MOS
管
、
第四
N
型
MOS
管，第一电阻的正极与固定参考
VREF3
连接，第一电阻的负极与第一
N
型
MOS
管的栅极
、
第一电容的正极连接；第二电阻的一极与固定参考
VREF2
连接，第二电阻的另一极分别与第三
N
型
MOS
管的栅极
、
第二电容的正极
、
第一电容的负极连接，第三
N
型
MOS
管的漏极与第一
N
型
MOS
管的源极连接，第一
N
型
MOS
管的漏极与电源连接，第三电阻的一极与固定参考
VREF3
连接，第三电阻的另一极与第二
N
型
MOS
管的栅极
、
第三电容的正极连接；第四电阻的一极与固定参考
VREF2
连接，第四电阻的另一极与第四
N
型
MOS
管的栅极
、
第四电容的正极
、
第三电容的负极连接，第四
N
型
MOS
管的漏极与第二
N
型
MOS
管的源极连接，第二
N
型
MOS
管的漏极与
电源连接
。
[0012]进一步的，所述采样开关回踢抑制电路包括第五
N
型
MOS
管
、
第六
N
型
MOS
管
、
第十四
P
型
MOS
管
、
第十五
P
型
MOS
管
、
第五电阻和第六电阻，所述第五
N
型
MOS
管的栅极分别与输入信号
VIP、
第二电容的负极
、
第六电阻连接，第五
N
型
MOS
管的漏极与第三
N
型
MOS
管的源极
、
第十四
P
型
MOS
管的源极连接，第五
N
型
MOS
管的源极为输入缓冲器的正极输出，与电流源负载电路以及采样电路连接，第十四
P
型
MOS
管的栅极与第五电阻
R5
连接，第十四
P
型
MOS
管的源极与地连接；输入信号
VIN
与第四电容
C4
的负极
、
第六
N
型
MOS
管的栅极和第五电阻连接，第六
N
型
MOS
管的漏极与第四
N
型
MOS
管的源极
、
第十五
P
型
MOS
管的源极连接，第六
N
型
MOS
管的源极为输入缓冲器的负极输出，与电流源负载电路以及采样电路连接，第十五
P
型
MOS
管的栅极与第六电阻的负极连接，第十五
P
型
MOS
管的源极与地连接
。
[0013]进一步的，所述电流源负载电路包括第七
N
型
MOS
管
、
第八
N
型
MOS
管
、
第九
N
型
MOS
管
、
第十
N
型
M本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种可抑制采样开关回踢并提升线性度的输入缓冲器电路，其特征在于：包括电平转换电路
、
采样开关回踢抑制电路
、
电流源负载电路和采样电路；所述电平转换电路用作输入缓冲器中输入管漏端电压的电平移位电路；所述采样开关回踢抑制电路用作输入缓冲器的输入电路以及回踢交叉耦合电路；所述电流源负载电路用于输入缓冲器的电流源负载以及电流源偏置产生电路；所述采样电路为输入缓冲器的采样网络
。2.
根据权利要求1所述的可抑制采样开关回踢并提升线性度的输入缓冲器电路，其特征在于：所述电平转换电路包括第一电阻
(R1)、
第二电阻
(R2)、
第三电阻
(R3)、
第三电阻
(R3)、
第一电容
(C1)、
第二电容
(C2)、
第三电容
(C3)、
第四电容
(C4)、
第一
N
型
MOS
管
(M1)、
第二
N
型
MOS
管
(M2)、
第三
N
型
MOS
管
(M3)、
第四
N
型
MOS
管
(M4)
，第一电阻
(R1)
的正极与固定参考
VREF3
连接，第一电阻
(R1)
的负极与第一
N
型
MOS
管
(M1)
的栅极
、
第一电容
(C1)
的正极连接；第二电阻
(R2)
的一极与固定参考
VREF2
连接，第二电阻
(R2)
的另一极分别与第三
N
型
MOS
管
(M3)
的栅极
、
第二电容
(C2)
的正极
、
第一电容
(C1)
的负极连接，第三
N
型
MOS
管
(M3)
的漏极与第一
N
型
MOS
管
(M1)
的源极连接，第一
N
型
MOS
管
(M1)
的漏极与电源连接，第三电阻
(R3)
的一极与固定参考
VREF3
连接，第三电阻
(R3)
的另一极与第二
N
型
MOS
管
(M2)
的栅极
、
第三电容
(C3)
的正极连接；第三电阻
(R3)
的一极与固定参考
VREF2
连接，第三电阻
(R3)
的另一极与第四
N
型
MOS
管
(M4)
的栅极
、
第四电容
(C4)
的正极
、
第三电容
(C3)
的负极连接，第四
N
型
MOS
管
(M4)
的漏极与第二
N
型
MOS
管
(M2)
的源极连接，第二
N
型
MOS
管
(M2)
的漏极与电源连接
。3.
根据权利要求2所述的可抑制采样开关回踢并提升线性度的输入缓冲器电路，其特征在于：所述采样开关回踢抑制电路包括第五
N
型
MOS
管
(M5)、
第六
N
型
MOS
管
(M6)、
第十四
P
型
MOS
管
(M14)、
第十五
P
型
MOS
管
(M15)、
第五电阻
(R5)
和第六电阻
(R6)
，所述第五
N
型
MOS
管
(M5)
的栅极分别与输入信号
VIP、
第二电容
(C2)
的负极
、
第六电阻
(R6)
连接，第五
N
型
MOS
管
(M5)
的漏极与第三
N
型
MOS
管
(M3)
的源极
、
第十四
P
型
MOS
管
(M14)
的源极连接，第五
N
型
MOS
管
(M5)
的源极为输入缓冲器的正极输出，与电流源负载电路以及采样电路连接，第十四
P
型
MOS
管
(M14)
的栅极与第五电阻
(R5)R5
连接，第十四
P
型
MOS
管
(M14)
的源极与地连接；输入信号
VIN
与第四电容
(C4)C4
的负极
...

【专利技术属性】
技术研发人员：李楠楠，王金富，孙权，张韩瑞，裴磊，刘斌，
申请(专利权)人：西安航天民芯科技有限公司，
类型：发明
国别省市：