保护电路、电气设备及保护电路的控制方法技术

本申请实施例公开了保护电路、电气设备及保护电路的控制方法，涉及电路保护领域，保护电路包括第一开关管、第二开关管、第三开关管、第一电阻及可控硅整流器；第一开关管的第一端连接第一电阻的一端，第一电阻的另一端接地，第一开关管的第二端和衬底端均用于连接信号端，第一开关管的控制端用于连接电源端；第二开关管的第一端、控制端及衬底端均用于连接电源端，第二开关管的第二端用于连接信号端；第三开关管的第一端连接可控硅整流器的第二端，第三开关管的第二端和衬底端接地，第三开关管的控制端连接第一开关管与第一电阻之间的节点；可控硅整流器的第一端用于连接信号端，可控硅整流器的第三端和第四端接地。控硅整流器的第三端和第四端接地。控硅整流器的第三端和第四端接地。

【技术实现步骤摘要】
保护电路、电气设备及保护电路的控制方法


[0001]本专利技术涉及电路保护领域，尤其涉及一种保护电路、电气设备及保护电路的控制方法。

技术介绍

[0002]随着芯片技术的快速发展，集成电路芯片被广泛应用于各个电气设备中。集成电路芯片的生产、运输、系统集成及用户使用等过程中，都有可能会在芯片的引脚上产生静电放电现象(Electro
‑
Static Discharge，ESD)。静电放电脉冲会不仅影响芯片的可靠性，还会导致芯片的功能丧失。为了避免静电放电现象对芯片造成不可逆的损伤，芯片还集成了包括可控硅整流器(Silicon
‑
Controlled
‑
Rectifier，SCR)的保护电路。
[0003]当芯片的引脚上产生静电放电现象，并导致可控硅整流器发生雪崩击穿时，可控硅整流器用于将芯片电路的电压钳位至可承受范围内，降低静电放电脉动对芯片造成的损伤。然而，通常可控硅整流器雪崩击穿电压较高，可控硅整流器发生雪崩击穿的之前，保护电路无法及时对静电放电现象进行响应，静电放电脉冲仍会对芯片造成损伤。

技术实现思路

[0004]有鉴于此，本专利技术的目的是为了解决上述问题中的至少一种，提供一种保护电路、电气设备及保护电路的控制方法，以解决发生静电放电脉冲时保护电路响应慢的问题。
[0005]第一方面，本申请提供一种保护电路，包括第一开关管、第二开关管、第三开关管、第一电阻及可控硅整流器；
[0006]所述第一开关管的第一端连接所述第一电阻的一端，所述第一电阻的另一端接地，所述第一开关管的第二端和衬底端均用于连接信号端，所述第一开关管的控制端用于连接电源端；
[0007]所述第二开关管的第一端、控制端及衬底端均用于连接所述电源端，所述第二开关管的第二端用于连接所述信号端；
[0008]所述第三开关管的第一端连接所述可控硅整流器的第二端，所述第三开关管的第二端和衬底端接地，所述第三开关管的控制端连接所述第一开关管与所述第一电阻之间的节点；
[0009]所述可控硅整流器的第一端用于连接所述信号端，所述可控硅整流器的第三端和第四端接地，其中，所述可控硅整流器的第一端和第四端为相同的导电类型，所述可控硅整流器的第二端和第三端为相同的导电类型；
[0010]所述可控硅整流器用于根据所述第一开关、所述第二开关管及所述第三开关管的开关状态，调整开关状态。
[0011]结合第一方面，在第一种可能的实现方式中，所述可控硅整流器包括第一重掺杂区、第二重掺杂区、第三重掺杂区、第四重掺杂区，以及连接的第一掺杂区、第二掺杂区；
[0012]所述第一重掺杂区、所述第二重掺杂区与所述第一掺杂区均连接，所述第三重掺
杂区、所述第四重掺杂区与所述第二掺杂区均连接，其中，所述第一重掺杂区、第四重掺杂区及所述第二掺杂区为相同的导电类型，所述第二重掺杂区、第三重掺杂区及所述第一掺杂区为相同的导电类型；
[0013]所述第一重掺杂区用于连接所述信号端，所述第二重掺杂区连接所述第三开关管的第一端，所述第三重掺杂区和所述第四重掺杂区均接地。
[0014]结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述第一重掺杂区、所述第四重掺杂区、所述第一掺杂区及所述第二掺杂区用于构成第一三极管，所述第二重掺杂区、所述第三重掺杂区、所述第一掺杂区及所述第二掺杂区用于构成第二三极管；
[0015]所述第一三极管的基极连接所述第三开关管的第一端，所述第一三极管的发射极连接所述信号端，所述第一三极管的集电极连接所述第二三极管的基极；
[0016]所述第二三极管的集电极连接所述第一三极管和所述第三开关管之间的节点，所述第二三极管的发射极接地。
[0017]结合第一方面的第一种可能的实现方式，在第三种可能的实现方式中，所述可控硅整流器还包括第一隔离区、第二隔离区及第三隔离区；
[0018]所述第一隔离区设置于所述第一重掺杂区和所述第二重掺杂区之间，所述第二隔离区设置于所述第二重掺杂区和所述第三重掺杂区之间，所述第三隔离区设置于所述第三重掺杂区和所述第四重掺杂区之间。
[0019]结合第一方面的第一种可能的实现方式，在第四种可能的实现方式中，所述第一重掺杂区、第四重掺杂区及所述第二掺杂区为空穴型导电类型，所述第二重掺杂区、第三重掺杂区及所述第一掺杂区为电子型导电类型。
[0020]结合第一方面，在第五种可能的实现方式中，还包括第二电阻；
[0021]所述第二电阻的一端连接所述第三开关管的第一端，所述第二电阻的另一端连接所述可控硅整流器的第二端。
[0022]结合第一方面，在第六种可能的实现方式中，所述第一开关管和第二开关管为空穴衬底型开关管，所述第三开关管为电子衬底型开关管。
[0023]第二方面，本申请提供一种电气设备，包括如第一方面所述的保护电路。
[0024]第三方面，本申请提供一种保护电路的控制方法，应用于如第一方面所述的保护电路，所述方法包括：
[0025]当检测到所述信号端的静电放电脉冲时，调整所述第一开关、所述第二开关管及所述第三开关管的开关状态；
[0026]将所述可控硅整流器调整为部分开启状态，并实时获取所述可控硅整流器的电压差；
[0027]当检测到所述电压差等于预设电压时，将所述可控硅整流器调整为完全开启状态。
[0028]结合第二方面，在第一种可能的实现方式中，所述方法还包括：
[0029]当检测到所述电源端为最高电位，接地端为最低电位时，将所述第一开关管、所述第二开关管及所述第三开关管调整为关闭状态。
[0030]本申请提供一种保护电路，包括第一开关管、第二开关管、第三开关管、第一电阻
及可控硅整流器；所述第一开关管的第一端连接所述第一电阻的一端，所述第一电阻的另一端接地，所述第一开关管的第二端和衬底端均用于连接信号端，所述第一开关管的控制端用于连接电源端；所述第二开关管的第一端、控制端及衬底端均用于连接所述电源端，所述第二开关管的第二端用于连接所述信号端；所述第三开关管的第一端连接所述可控硅整流器的第二端，所述第三开关管的第二端和衬底端接地，所述第三开关管的控制端连接所述第一开关管与所述第一电阻之间的节点；所述可控硅整流器的第一端用于连接所述信号端，所述可控硅整流器的第三端和第四端接地。通过调整开关管的开关状态向可控硅整流器提供电流，使得发生静电放电现象时，可控硅整流器能够快速响应并调整为开启状态，进行静电放电的泄放电流，避免了静电放电脉冲对所保护的器件设备造成不可逆的损伤。
附图说明
[0031]为了更清楚地说明本专利技术的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对本专利技术保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。
[0032]图1示出了本申请实施例提供的保护电路的第一种结构示意图；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种保护电路，其特征在于，包括第一开关管、第二开关管、第三开关管、第一电阻及可控硅整流器；所述第一开关管的第一端连接所述第一电阻的一端，所述第一电阻的另一端接地，所述第一开关管的第二端和衬底端均用于连接信号端，所述第一开关管的控制端用于连接电源端；所述第二开关管的第一端、控制端及衬底端均用于连接所述电源端，所述第二开关管的第二端用于连接所述信号端；所述第三开关管的第一端连接所述可控硅整流器的第二端，所述第三开关管的第二端和衬底端接地，所述第三开关管的控制端连接所述第一开关管与所述第一电阻之间的节点；所述可控硅整流器的第一端用于连接所述信号端，所述可控硅整流器的第三端和第四端接地，其中，所述可控硅整流器的第一端和第四端为相同的导电类型，所述可控硅整流器的第二端和第三端为相同的导电类型；所述可控硅整流器用于根据所述第一开关、所述第二开关管及所述第三开关管的开关状态，调整开关状态。2.根据权利要求1所述的保护电路，其特征在于，所述可控硅整流器包括第一重掺杂区、第二重掺杂区、第三重掺杂区、第四重掺杂区，以及连接的第一掺杂区、第二掺杂区；所述第一重掺杂区、所述第二重掺杂区与所述第一掺杂区均连接，所述第三重掺杂区、所述第四重掺杂区与所述第二掺杂区均连接，其中，所述第一重掺杂区、第四重掺杂区及所述第二掺杂区为相同的导电类型，所述第二重掺杂区、第三重掺杂区及所述第一掺杂区为相同的导电类型；所述第一重掺杂区用于连接所述信号端，所述第二重掺杂区连接所述第三开关管的第一端，所述第三重掺杂区和所述第四重掺杂区均接地。3.根据权利要求2所述的保护电路，其特征在于，所述第一重掺杂区、所述第四重掺杂区、所述第一掺杂区及所述第二掺杂区用于构成第一三极管，所述第二重掺杂区、所述第三重掺杂区、所述第一掺杂区及所述第二掺杂区用于构成第二三极管；所述第一三极管的基极连接所述第三开...

【专利技术属性】
技术研发人员：周倩，刘鸣凯，曾许英，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：