驱动电路、双有源桥变换电路、电路工作方法及电子装置制造方法及图纸

本公开涉及集成电路技术领域，具体涉及一种驱动电路、双有源桥变换电路、电路工作方法及电子装置，所述驱动电路包括：第一功率器件、第二功率器件、第一子驱动电路、第二子驱动电路和前馈电路；其中，所述第一子驱动电路用于驱动所述第一功率器件，所述第二子驱动电路用于驱动所述第二功率器件；所述前馈电路用于在所述第一功率器件和第二功率器件关断时提供充放电通路。本公开的技术方案，通过为第一功率器件和第二功率器件分别设置独立的驱动电路，并增设了前馈电路，在大幅降低串通电流的同时减少了导通延迟时间，避免了电源线或地线上的大噪声可能造成的功率器件的误开启，降低了电路的功耗，并提高了电路的可靠性。并提高了电路的可靠性。并提高了电路的可靠性。

【技术实现步骤摘要】
驱动电路、双有源桥变换电路、电路工作方法及电子装置


[0001]本公开涉及集成电路
，具体涉及一种驱动电路、双有源桥变换电路、电路工作方法及电子装置。

技术介绍

[0002]在集成电路领域，通常通过多个级联连接的反相器来对功率管进行驱动。然而，由于反相器存在串通现象，且串通电流随控制反相器导通与关断的开关信号的频率增大而增加，导致电路损耗较大。同时，现有的反相器链中，每一级反相器的N型晶体管与P型晶体管均采用相似比例设置，例如尺寸比均为1:3，导致反相器链的响应速度较慢。

技术实现思路

[0003]为了解决相关技术中的问题，本公开实施例提供一种驱动电路、双有源桥变换电路、电路工作方法及电子装置。
[0004]第一方面，本公开实施例中提供了一种驱动电路，包括：第一功率器件、第二功率器件、第一子驱动电路、第二子驱动电路和前馈电路；其中，所述第一子驱动电路用于驱动所述第一功率器件，所述第二子驱动电路用于驱动所述第二功率器件；所述前馈电路用于在所述第一功率器件和第二功率器件关断时为所述驱动电路提供充放电通路。
[0005]根据本公开的实施例，所述第一功率器件包括第一P型晶体管Q1，所述第二功率器件包括第一N型晶体管Q2；所述第一P型晶体管Q1的栅极连接于所述第一子驱动电路的输出端，所述第一N型晶体管Q2的栅极连接于所述第二子驱动电路的输出端，所述第一P型晶体管Q1和第一N型晶体管Q2的漏极相连，形成所述功率器件的输出端。
[0006]根据本公开的实施例，所述前馈电路用于在所述第一功率器件和第二功率器件关断时为所述驱动电路提供充放电通路，包括：所述前馈电路用于在所述第一功率器件和第二功率器件关断时为所述驱动电路提供从电源至所述功率器件的输出端的充电通路；和/或所述前馈电路用于在所述第一功率器件和第二功率器件关断时为所述驱动电路提供从所述功率器件的输出端至地的放电通路。
[0007]根据本公开的实施例，所述前馈电路包括：第二P型晶体管Q3、第二N型晶体管Q4、第一前馈逻辑支路和第二前馈逻辑支路；其中，所述第二P型晶体管Q3的栅极连接于所述第一前馈逻辑支路的输出端，所述第二N型晶体管Q4的栅极连接于所述第二前馈逻辑支路的输出端，所述第二P型晶体管Q3和第二N型晶体管Q4的漏极相连，并经第一电阻R1连接于所述第一P型晶体管Q1和第一N型晶体管Q2的漏极；
所述第一前馈逻辑支路的输入端分别连接于驱动电路的输入端和第一子驱动电路的第一中间节点，所述第二前馈逻辑支路的输入端分别连接于驱动电路的输入端和第二子驱动电路的第二中间节点，其中，所述第一中间节点的逻辑电平与所述第一P型晶体管Q1的栅极逻辑电平相同，所述第二中间节点的逻辑电平与所述第一N型晶体管Q2的栅极逻辑电平相同。
[0008]根据本公开的实施例，所述第一前馈逻辑支路包括串联连接的第二与非门、第五反相器和第六反相器，所述第二与非门的第一输入端连接于所述驱动电路的输入端，第二输入端连接于所述第一中间节点，所述第二与非门的输出端连接于所述第五反相器，所述第五反相器和第六反相器串联连接，所述第六反相器的输出端连接于所述第二P型晶体管Q3的栅极；所述第二前馈逻辑支路包括串联连接的第二或非门、第七反相器和第八反相器，所述第二或非门的第一输入端连接于所述驱动电路的输入端，第二输入端连接于所述第二中间节点，所述第二或非门的输出端连接于所述第七反相器，所述第七反相器和第八反相器串联连接，所述第八反相器的输出端连接于所述第二N型晶体管Q4的栅极。
[0009]根据本公开的实施例，所述第二P型晶体管Q3的器件尺寸小于第一P型晶体管Q1的器件尺寸，第二N型晶体管Q4的器件尺寸小于第一N型晶体管Q2的器件尺寸，以使所述第一P型晶体管Q1和所述第二N型晶体管Q4构成的导电通路中的串通电流，与所述第一P型晶体管Q1和所述第一N型晶体管Q2构成的导电通路中的串通电流的比值大于等于第一阈值且小于等于第二阈值；或者所述第二P型晶体管Q3和所述第一N型晶体管Q2构成的导电通路中的串通电流，与所述第一P型晶体管Q1和所述第一N型晶体管Q2构成的导电通路中的串通电流的比值大于等于第一阈值且小于等于第二阈值。
[0010]根据本公开的实施例，所述第一阈值为0.1，所述第二阈值为0.2。
[0011]根据本公开的实施例，所述第一子驱动电路包括第一反相器链，所述第二子驱动电路包括第二反相器链；所述第一反相器链和第二反相器链均具有非对称结构。
[0012]根据本公开的实施例，所述第一反相器链和第二反相器链均具有非对称结构，包括：在所述反相器链的每一级中，与驱动信号对应的晶体管与另一个晶体管的器件尺寸比大于等于第三阈值且小于等于第四阈值。
[0013]根据本公开的实施例，所述第一阈值为3，所述第二阈值为5。
[0014]根据本公开的实施例，所述与驱动信号对应的晶体管包括：在所述第一反相器链驱动所述第一P型晶体管Q1，所述第一反相器链中第一级反相器的驱动信号为低电平信号时，所述第一反相器链的单数级反相器中与驱动信号对应的晶体管为该级反相器中的P型晶体管，所述第一反相器链的双数级反相器中与驱动信号对应的晶体管为该级反相器中的N型晶体管；在所述第二反相器链驱动所述第一N型晶体管Q2，所述第二反相器链中第一级反相器的驱动信号为高电平信号时，所述第二反相器链的单数级反相器中与驱动信号对应的晶体管为该级反相器中的N型晶体管，所述第二反相器链的双数级反相器中与驱动信号对
应的晶体管为该级反相器中的P型晶体管。
[0015]根据本公开的实施例，所述第一子驱动电路还包括第一反馈电路，所述第二子驱动电路还包括第二反馈电路；其中，所述第一反馈电路的输入端连接于所述第一P型晶体管Q1的漏极，输出端连接于所述第一子驱动电路的第二输入端，所述第二反馈电路的输入端连接于所述第一N型晶体管Q2的漏极，输出端连接于所述第二子驱动电路的第二输入端，所述第一子驱动电路和第二子驱动电路的第一输入端均连接于所述驱动电路的输入端。
[0016]根据本公开的实施例，所述第一子驱动电路还包括第一与非门，所述第二子驱动电路还包括第一或非门；其中，所述第一与非门的第一输入端连接于所述第一子驱动电路的第一输入端，所述第一与非门的第二输入端连接于所述第一子驱动电路的第二输入端，所述第一或非门的第一输入端连接于所述第二子驱动电路的第一输入端，所述第一或非门的第二输入端连接于所述第二驱动电路的第二输入端。
[0017]第二方面，本公开实施例提供了一种电路的工作方法，所述方法应用于如第一方面中任一项所述的驱动电路，所述方法包括：当所述驱动电路的第一P型晶体管Q1和第一N型晶体管Q2均处于关断状态，且所述驱动电路的输入端的初始状态为低电平时，通过所述第二前馈逻辑支路使所述第二N型晶体管Q4导通，以在所述第一P型晶体管Q1和第一N型晶体管Q2均处于关断状态时为所述驱动电路提供自所述功率器件的输出端至地的放电通路；当所述驱动电路的输入端由低电平转换为高电平时，通过所述第一子驱动电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，包括：第一功率器件、第二功率器件、第一子驱动电路、第二子驱动电路和前馈电路；其中，所述第一子驱动电路用于驱动所述第一功率器件，所述第二子驱动电路用于驱动所述第二功率器件；所述前馈电路用于在所述第一功率器件和第二功率器件关断时为所述驱动电路提供充放电通路。2.根据权利要求1所述的电路，其特征在于，所述第一功率器件包括第一P型晶体管Q1，所述第二功率器件包括第一N型晶体管Q2；所述第一P型晶体管Q1的栅极连接于所述第一子驱动电路的输出端，所述第一N型晶体管Q2的栅极连接于所述第二子驱动电路的输出端，所述第一P型晶体管Q1和第一N型晶体管Q2的漏极相连，形成所述功率器件的输出端。3.根据权利要求2所述的电路，其特征在于，所述前馈电路用于在所述第一功率器件和第二功率器件关断时为所述驱动电路提供充放电通路，包括：所述前馈电路用于在所述第一功率器件和第二功率器件关断时为所述驱动电路提供从电源至所述功率器件的输出端的充电通路；和/或所述前馈电路用于在所述第一功率器件和第二功率器件关断时为所述驱动电路提供从所述功率器件的输出端至地的放电通路。4.根据权利要求3所述的电路，其特征在于，所述前馈电路包括：第二P型晶体管Q3、第二N型晶体管Q4、第一前馈逻辑支路和第二前馈逻辑支路；其中，所述第二P型晶体管Q3的栅极连接于所述第一前馈逻辑支路的输出端，所述第二N型晶体管Q4的栅极连接于所述第二前馈逻辑支路的输出端，所述第二P型晶体管Q3和第二N型晶体管Q4的漏极相连，并经第一电阻R1连接于所述第一P型晶体管Q1和第一N型晶体管Q2的漏极；所述第一前馈逻辑支路的输入端分别连接于驱动电路的输入端和第一子驱动电路的第一中间节点，所述第二前馈逻辑支路的输入端分别连接于驱动电路的输入端和第二子驱动电路的第二中间节点，其中，所述第一中间节点的逻辑电平与所述第一P型晶体管Q1的栅极逻辑电平相同，所述第二中间节点的逻辑电平与所述第一N型晶体管Q2的栅极逻辑电平相同。5.根据权利要求4所述的电路，其特征在于，所述第一前馈逻辑支路包括串联连接的第二与非门、第五反相器和第六反相器，所述第二与非门的第一输入端连接于所述驱动电路的输入端，第二输入端连接于所述第一中间节点，所述第二与非门的输出端连接于所述第五反相器的输入端，所述第五反相器和第六反相器串联连接，所述第六反相器的输出端连接于所述第二P型晶体管Q3的栅极；所述第二前馈逻辑支路包括串联连接的第二或非门、第七反相器和第八反相器，所述第二或非门的第一输入端连接于所述驱动电路的输入端，第二输入端连接于所述第二中间节点，所述第二或非门的输出端连接于所述第七反相器的输入端，所述第七反相器和第八反相器串联连接，所述第八反相器的输出端连接于所述第二N型晶体管Q4的栅极。6.根据权利要求4所述的电路，其特征在于，所述第二P型晶体管Q3的器件尺寸小于第一P型晶体管Q1的器件尺寸，第二N型晶体管Q4的器件尺寸小于第一N型晶体管Q2的器件尺
寸，以使所述第一P型晶体管Q1和所述第二N型晶体管Q4构成的导电通路中的串通电流，与所述第一P型晶体管Q1和所述第一N型晶体管Q2构成的导电通路中的串通电流的比值大于等于第一阈值且小于等于第二阈值；或者所述第二P型晶体管Q3和所述第一N型晶体管Q2构成的导电通路中的串通电流，与所述第一P型晶体管Q1和所述第一N型晶体管Q2构成的导电通路中的串通电流的比值大于等于第一阈值且小于等于第二阈值。7.根据权利要求6所述的电路，其特征在于，所述第一阈值为0.1，所述第二阈值为0.2。8.根据权利要求3所述的电路，其特征在于，所述第一子驱动电路包括第一反相器链，所述第二子驱动电路包括第二反相器链；所述第一反相器链和第二反相器链均具有非对称结构。9.根据权利要求8所述的电路，其特征在于，所述第一反相器链和第二反相器链均具有非对称结构，包括：在所述反相器链的每一级中，与驱动信号对应的晶体管与另一个晶体管的器件尺寸比大于等于第三阈值且小于等于第四阈值。10.根据权利要求9所述的电路，其特征在于，所述第三阈值为3，所述第四阈值为5。11.根据权利要求9所述的电路...

【专利技术属性】
技术研发人员：卓越，杨君中，赵东艳，原义栋，赵天挺，李纪平，杨森，张季军，徐进东，黄霖，
申请(专利权)人：国网江苏省电力有限公司泰州供电分公司，
类型：发明
国别省市：