半导体器件及其制造方法技术

本发明专利技术涉及一种半导体器件及其制造方法。所述半导体器件包括衬底和设置在衬底之上的栅结构。栅结构包括彼此交替层叠的栅电极层和层间绝缘结构。该半导体器件包括设置在衬底之上以接触栅结构的侧壁表面的电介质结构，以及设置在衬底之上的电介质结构的侧壁表面上的沟道层。每个层间绝缘结构包括设置在同一平面上的绝缘层和金属

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2021年7月13日向韩国知识产权局提交的申请号为10
‑
2021
‑
0091873的韩国申请的优先权，其全部内容通过引用合并于此。


[0003]本公开涉及一种半导体器件及其制造方法，所述半导体器件包括多个导电层和使多个导电层彼此绝缘的层间绝缘结构。

技术介绍

[0004]随着设计规格的缩减，半导体器件采用了三维叠置结构，以提高单元的集成度。具有三维叠置结构的半导体器件的示例是NAND型快闪存储器，其包括在垂直于衬底的方向上延伸的沟道层，以及彼此共享该沟道层的多个存储单元。在该示例中，多个存储单元中的每一个的栅电极层可以设置为在垂直于衬底的方向上彼此间隔开。层间绝缘层可以设置在栅电极层之间。
[0005]此外，由于三维叠置结构是将多个存储单元在垂直于衬底的方向上予以集成的结构，因此最近对三维叠置结构的一些研究集中于提高叠置结构的结构稳定性和在垂直方向上彼此相邻的存储单元之间信号处理的可靠性。
专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；栅结构，其设置在所述衬底之上，所述栅结构包括彼此交替层叠的栅电极层和层间绝缘结构；电介质结构，其设置在所述衬底之上以接触所述栅结构的侧壁表面；以及沟道层，其设置在所述衬底之上的所述电介质结构的侧壁表面上，其中，每个所述层间绝缘结构包括设置在相同平面上的绝缘层和金属
‑
有机框架层。2.根据权利要求1所述的半导体器件，其中，所述绝缘层和所述金属
‑
有机框架层设置为在平行于所述衬底的表面的方向上彼此相接触。3.根据权利要求1所述的半导体器件，其中，所述金属
‑
有机框架层设置为比所述绝缘层更靠近所述电介质结构。4.根据权利要求1所述的半导体器件，其中，所述栅电极层设置为在垂直于所述衬底的表面的方向上接触所述绝缘层和所述金属
‑
有机框架层。5.根据权利要求1所述的半导体器件，其中，所述绝缘层包括氧化物、氮化物和氮氧化物中的至少一种。6.根据权利要求1所述的半导体器件，其中，所述金属
‑
有机框架层包括多孔结构。7.根据权利要求1所述的半导体器件，其中，所述金属
‑
有机框架层包括具有腔体的金属
‑
有机框架。8.根据权利要求1所述的半导体器件，其中，所述电介质结构包括：阻挡层，其设置在所述栅结构的所述侧壁表面上；电荷储层，其设置在所述阻挡层的侧壁表面上；以及隧穿层，其设置在所述电荷储层的侧壁表面上。9.根据权利要求1所述的半导体器件，其中，在平行于所述衬底的表面的方向上，所述栅电极层的侧壁表面所处位置距所述沟道层比所述层间绝缘结构的侧壁表面更远。10.根据权利要求9所述的半导体器件，其中，所述电介质结构包括：阻挡层，其在平行于所述衬底的表面的方向上与所述栅电极层相接触，在垂直于所述衬底的表面的方向上与所述金属
‑
有机框架层相接触；电荷储层，其设置在所述阻挡层的侧壁表面上；以及隧穿层，其设置为接触所述阻挡层、所述电荷储层和所述金属
‑
有机框架层。11.根据权利要求1所述的半导体器件，其中，所述电介质结构包括：铁电存储层，其设置在所述栅结构的所述侧壁表面上；以及界面绝缘层，其设置在所述铁电存储层的侧壁表面上。12.一种半导体器件，包括：衬底；电极结构，其设置在所述衬底之上，所述电极结构包括彼此交替层叠的水平电极层和层间绝缘结构；
电介质结构，其设置在所...

【专利技术属性】
技术研发人员：具元泰，韩在贤，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：