对空隙或接缝的发生进行抑制的基板处理装置以及方法制造方法及图纸

本发明专利技术的基板处理装置，可以包括：基板，形成有段差；以及，腔室，在内部对基板进行处理；段差可以被膜沉积填充，还可以供应用于对膜的生长速度进行调节的抑制剂。本发明专利技术的基板处理方法，可以包括：在基板上生成内部形成有屈曲的段差的段差步骤；在段差中通过原子膜沉积(ALD，Atomic Layer Deposition)或等离子体强化原子层沉积(PEALD，Plasma Enhanced Atomic Layer Deposition)方式沉积膜的沉积步骤；以及，供应对膜的生长速度进行调节的抑制剂的抑制剂步骤。制剂步骤。制剂步骤。

【技术实现步骤摘要】
对空隙或接缝的发生进行抑制的基板处理装置以及方法


[0001]本专利技术涉及一种对在基板处理工程中产生的空隙或接缝的发生进行抑制的基板处理装置以及方法。

技术介绍

[0002]最近，在半导体制造工程的薄膜沉积中大量使用原子层沉积(ALD，Atomic Layer Deposition)方式。尤其是因为利用等离子体的等离子体强化原子层沉积(PEALD，Plasma Enhanced Atomic Layer Deposition)方式可以在较低的温度下使用，因此更加备受人们的瞩目。

技术实现思路

[0003]技术课题
[0004]在包含原子层沉积(ALD)或等离子体强化原子层沉积(PEALD)的基板处理工程中，可能会在半导体基板上发生段差，而且伴随着半导体元件的线宽以及间隔变得越来越微细，可能会发生间隙内部的空隙(void)或接缝(seam)。
[0005]因此，本专利技术涉及一种对空隙或接缝的发生进行抑制的基板处理装置以及方法。
[0006]技术方案
[0007]本专利技术的基板处理装置，可以包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基板处理装置，其特征在于，包括：基板，形成段差；以及，腔室，在内部对所述基板进行处理；所述段差被膜沉积填充，供应对所述膜的生长速度进行调节的抑制剂。2.根据权利要求1所述的基板处理装置，其特征在于，所述抑制剂包括第一抑制剂以及第二抑制剂，在相对于所述第一抑制剂的第二抑制剂的比例增加时，在所述膜中的所述第一抑制剂的沉积也随之增加。3.根据权利要求1所述的基板处理装置，其特征在于，所述抑制剂包括第一抑制剂以及第二抑制剂，所述第一抑制剂为氮，所述第二抑制剂为氦。4.根据权利要求1所述的基板处理装置，其特征在于，所述段差包括段差的开放上部、段差的侧部以及段差的封闭下部，在所述段差的侧部发生屈曲，在假定所述段差的上部为第一区域，所述段差的侧部中形成屈曲的区域为第二区域，所述段差的侧部中没有形成屈曲的区域为第三区域，所述段差的下部为第四区域时，裸露在所述抑制剂中的程度从高到低依次为第一区域、第三区域、第四区域以及第二区域。5.根据权利要求1所述的基板处理装置，其特征在于，所述抑制剂包括第一抑制剂以及第二抑制剂，在所述段差的内部生成屈曲，在所述段差被所述膜填充时，在相对于所述第一抑制剂的第二抑制剂的比例达到填充混合比以上时，不会因为所述屈曲而发...

【专利技术属性】
技术研发人员：李白朱，黄载淳，徐东源，
申请(专利权)人：韩华株式会社，
类型：发明
国别省市：