对空隙或接缝的发生进行抑制的基板处理装置以及方法制造方法及图纸

本发明专利技术的基板处理装置，可以包括：基板，形成有段差；以及，腔室，在内部对基板进行处理；段差可以被膜沉积填充，还可以供应用于对膜的生长速度进行调节的抑制剂。本发明专利技术的基板处理方法，可以包括：在基板上生成内部形成有屈曲的段差的段差步骤；在段差中通过原子膜沉积(ALD，Atomic Layer Deposition)或等离子体强化原子层沉积(PEALD，Plasma Enhanced Atomic Layer Deposition)方式沉积膜的沉积步骤；以及，供应对膜的生长速度进行调节的抑制剂的抑制剂步骤。制剂步骤。制剂步骤。

【技术实现步骤摘要】
对空隙或接缝的发生进行抑制的基板处理装置以及方法


[0001]本专利技术涉及一种对在基板处理工程中产生的空隙或接缝的发生进行抑制的基板处理装置以及方法。

技术介绍

[0002]最近，在半导体制造工程的薄膜沉积中大量使用原子层沉积(ALD，Atomic Layer Deposition)方式。尤其是因为利用等离子体的等离子体强化原子层沉积(PEALD，Plasma Enhanced Atomic Layer Deposition)方式可以在较低的温度下使用，因此更加备受人们的瞩目。

技术实现思路

[0003]技术课题
[0004]在包含原子层沉积(ALD)或等离子体强化原子层沉积(PEALD)的基板处理工程中，可能会在半导体基板上发生段差，而且伴随着半导体元件的线宽以及间隔变得越来越微细，可能会发生间隙内部的空隙(void)或接缝(seam)。
[0005]因此，本专利技术涉及一种对空隙或接缝的发生进行抑制的基板处理装置以及方法。
[0006]技术方案
[0007]本专利技术的基板处理装置，可以包括：基板，形成有段差；以及，腔室，在内部对基板进行处理；段差可以被膜沉积填充，还可以供应用于对膜的生长速度进行调节的抑制剂。
[0008]本专利技术的基板处理方法，可以包括：在基板上生成内部形成有屈曲的段差的段差步骤；在段差中通过原子膜沉积(ALD，Atomic Layer Deposition)或等离子体强化原子层沉积(PEALD，Plasma Enhanced Atomic Layer Deposition)方式沉积膜的沉积步骤；以及，供应对膜的生长速度进行调节的抑制剂的抑制剂步骤。
[0009]专利技术效果
[0010]抑制剂的膜生长抑制性能可以通过多个混合抑制剂处理而得到强化。抑制剂可以包含第一抑制剂以及第二抑制剂，抑制剂可以由第一抑制剂以及第二抑制剂的混合物构成，抑制剂的性能可以根据第一抑制剂以及第二抑制剂的混合比例发生变化。
[0011]即，相对于第一抑制剂的第二抑制剂的比例可以被称之为混合比(第二抑制剂的量/第一抑制剂的量)，在混合比增加时，膜的生长速度可以呈现出下降的趋势。
[0012]可以将段差上部的开放区域称之为第一区域，将段差侧部中形成屈曲的区域称之为第二区域，将段差下部的封闭区域称之为第四区域。可以将段差侧部中没有形成屈曲的区域称之为第三区域。在段差的结构上，可以按照第一区域、第二区域、第三区域以及第四区域的顺序形成。
[0013]从抑制剂的供应源的距离是第一区域、第二区域、第三区域以及第四区域的顺序，但是因为第二区域的折曲结构，对第二区域的膜的抑制剂沉积可以低于第三区域以及第四区域。
[0014]抑制剂的沉积从高到低可以是第一区域、第三区域、第四区域以及第二区域的顺序，沉积膜的生长速度从快到慢可以是第二区域、第四区域、第三区域以及第一区域。
附图说明
[0015]图1是对本专利技术的袋部以及盘部进行概要性图示的平面图。
[0016]图2是对本专利技术的沉积步骤以及抑制剂步骤进行概要性图示的说明图。
[0017]图3是对本专利技术的段差进行图示的说明图，图3中的(a)是没有形成本专利技术的段差内屈曲的情况，(b)是形成本专利技术的段差内区域的情况，(c)是相对于第二抑制剂的第一抑制剂的混合比为0.83的情况，(d)是相对于第二抑制剂的第一抑制剂的混合比为0.67的情况。
[0018]图4是对本专利技术的膜上的氮化反应进行图示的示意图。
[0019]图5是对本专利技术的不同抑制剂混合比例下的沉积率进行图示的图表。
[0020]符号说明
[0021]100：盘部，200：袋部，300：段差，310：段差上部，320：段差侧部，330：段差下部，W：基板，S10：源步骤，S20：反应步骤，S30：吹扫步骤，S100：沉积步骤，S200：抑制剂步骤。
具体实施方式
[0022]在基板W上刻制回路图案时必然会在基板上生成段差，而在形成段差的基板上沉积薄膜时，可能会在段差300内部发生空隙或接缝不良。
[0023]伴随半导体的发展，半导体元件被进一步高度集成化且线宽以及间隙也在逐渐微细化，而段差300更可能会导致高纵横比(high aspect ratio)图案的形成。段差300形成的图案的纵横比越高，段差300内部的空隙或接缝的发生可能会导致更加严重的问题。
[0024]作为本专利技术的在形成段差300的基板上形成薄膜的方法，可以使用原子层沉积(ALD，Atomic Layer Deposition)或等离子体强化原子层沉积(PEALD，Plasma Enhanced Atomic Layer Deposition)。
[0025]作为一实施例，在形成段差300之后利用薄膜进行填充的对象可以是为了在基板上形成的元件之间的绝缘而配备的元件分离膜。可以在为了生成元件之间的绝缘用的隔壁而形成段差300之后利用绝缘膜对段差300进行填充，本专利技术的目的可以是在形成绝缘膜时以没有空隙或接缝的状态对段差300进行填充。因此，本专利技术的通过原子层沉积(ALD)或等离子体强化原子层沉积(PEALD)形成的沉积膜可以是SiO2以及绝缘膜，而段差300可以是沟槽(trench)。
[0026]本专利技术可以为了在段差300上沉积膜而利用空间分割方式。本专利技术的基板处理装置，可以包括盘部100以及袋部200，在袋部200中可以安置一个基板，而在盘部100中可以配备多个袋部200。
[0027]作为盘部100以及袋部200的结构的一实施例，当盘部100为圆形时，可以沿着盘部100的圆周以一定的间隔配置中心位于盘部100的圆周上的多个基板。在通过原子层沉积(ALD)方式形成沉积膜时，基板可以随着盘部100的旋转而发生旋转，而基板可以按照规定的顺序发生移动。因此，基板可能会根据原子层沉积(ALD)工程顺序依次暴露在源气体、吹扫气体或反应气体中。
[0028]在空间分割方式的膜沉积过程中，可能会因为盘旋转等原因在腔室侧壁一侧形成工程气体的流动，因此可能无法均匀地形成沉积膜。
[0029]所以，本专利技术的空间分割方式可能会因为盘部100中心的旋转而导致袋部200以袋部200中心进行自转的旋转的进一步加剧。即，在基板工程中，袋部200以及盘部100可能会以各自的中心为基准进行旋转，而各个基板可能会以自身所安置的袋部200的中心为基准进行自传并以盘部100的中心为基准进行公转。盘部100以及袋部200可以相互独立地对旋转速度进行调节，而各个袋部200可以对基板执行与相邻的袋部200不同的工程。
[0030]因此，可以通过盘部100以及袋部200的双重旋转提升在基板上沉积的膜的均匀度。
[0031]在段差200上沉积膜时，可能会在段差300内部形成屈曲，而越是高纵横比图案，因为屈曲形成而导致的影响可能会越大。在利用沉积膜对段差300内部进行填充时，可能会因为屈曲而在段差300内部形成空隙(vo本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基板处理装置，其特征在于，包括：基板，形成段差；以及，腔室，在内部对所述基板进行处理；所述段差被膜沉积填充，供应对所述膜的生长速度进行调节的抑制剂。2.根据权利要求1所述的基板处理装置，其特征在于，所述抑制剂包括第一抑制剂以及第二抑制剂，在相对于所述第一抑制剂的第二抑制剂的比例增加时，在所述膜中的所述第一抑制剂的沉积也随之增加。3.根据权利要求1所述的基板处理装置，其特征在于，所述抑制剂包括第一抑制剂以及第二抑制剂，所述第一抑制剂为氮，所述第二抑制剂为氦。4.根据权利要求1所述的基板处理装置，其特征在于，所述段差包括段差的开放上部、段差的侧部以及段差的封闭下部，在所述段差的侧部发生屈曲，在假定所述段差的上部为第一区域，所述段差的侧部中形成屈曲的区域为第二区域，所述段差的侧部中没有形成屈曲的区域为第三区域，所述段差的下部为第四区域时，裸露在所述抑制剂中的程度从高到低依次为第一区域、第三区域、第四区域以及第二区域。5.根据权利要求1所述的基板处理装置，其特征在于，所述抑制剂包括第一抑制剂以及第二抑制剂，在所述段差的内部生成屈曲，在所述段差被所述膜填充时，在相对于所述第一抑制剂的第二抑制剂的比例达到填充混合比以上时，不会因为所述屈曲而发...

【专利技术属性】
技术研发人员：李白朱，黄载淳，徐东源，
申请(专利权)人：韩华株式会社，
类型：发明
国别省市：