组合逻辑标准单元的ATPG库模型生成系统技术方案

本发明专利技术涉及一种组合逻辑标准单元的ATPG库模型生成系统，实现步骤C1、获取待处理的组合逻辑标准单元集合{D1，D2，

【技术实现步骤摘要】
组合逻辑标准单元的ATPG库模型生成系统


[0001]本专利技术涉及计算机
，尤其涉及一种组合逻辑标准单元的ATPG库模型生成系统。

技术介绍

[0002]自动测试向量生成(Automatic Test Pattern Generation，简称ATPG)是在半导体芯片测试中使用的测试向量由程序自动生成的过程。测试向量按顺序地加载到器件的输入端口上，输出的信号被收集并与预算好的测试向量相比较从而判断测试的结果。ATPG有效性是衡量测试错误覆盖率的重要指标。实现ATPG的基础是构建标准单元对应的ATPG库模型，基于ATPG库模型生成芯片；设计门级网表所对应的ATPG模型，从而通过ATPG工具自动生成测试向量对芯片进行测试。
[0003]传统的ATPG库模型是基于标准单元对应的Verilog模型生成的，而标准单元对应的Verilog模型为准确的仿真和验证而开发的，并不适合ATPG目的。例如，为了准确描述模拟行为，IO pad类型的标准单元对应的Verilog模型非常复杂。再如，集成时钟门控(ICG)的标准单元是为时钟门控而设计的，对应的Verilog模型也非常复杂。然而，ATPG只关注数字电路的逻辑行为，基于这些复杂的Verilog模型生成ATPG库模型，使得生成ATPG库模型复杂，进而使得所生成的设计门级网表对应的ATPG模型不够简化，降低了测试效率。
[0004]此外，现有技术通常会将设计门级网表通过图形用户界面(Graphical User Interface，简称GUI)显示，从而对设计门级网表和ATPG过程进行调试。现有技术中通常直接展示设计门级网表中的标准单元、标准单元之间的连接关系以及标准单元基于ATPG模型生成的输入输出值。但是有些标准单元所占面积比较大，且不能直接展示标准单元中的组成细节，可读性差，若需要获取组成细节信息，还需逐个点击对应的标准单元来呈现组成细节，且展开后的标准单元会进一步增加所占面积，从而导致调试效率低，用户体验差。

技术实现思路

[0005]本专利技术目的在于，提供一种组合逻辑标准单元的ATPG库模型生成系统，简化了组合逻辑标准单元的ATPG库模型的生成过程，提高了组合逻辑标准单元ATPG库模型的生成效率。
[0006]本专利技术提供了一种组合逻辑标准单元的ATPG库模型生成系统，包括预先构建的ATPG基本单元库{A1，A2，
…
A
M
}、存储有计算机程序的存储器和处理器，A
m
为ATPG基本单元库中第m个ATPG基本单元，m的取值范围为1到M，M为ATPG基本单元库中ATPG基本单元的总数，A
m
＝(A1
m
,A2
m
,A3
m
),A1
m
为A
m
的组成结构，A2
m
为A
m
的逻辑信息，A3
m
为A
m
的权重值，A
m
的权重值和A
m
对ATPG的成本成反比，当所述处理器执行所述计算机程序时，实现以下步骤：
[0007]步骤C1、获取待处理的组合逻辑标准单元集合{D1，D2，
…
D
P
}和第二liberty文件，D
p
为第p个待处理的组合逻辑标准单元，p的取值范围为1到P，P为待处理的组合逻辑标准单元总数，D1，D2，
…
D
P
属于同一个待处理标准单元库，所述第二liberty文件中存储有每一D
p
对应的布尔函数或真值表；
[0008]步骤C2、将ATPG库模型的总权重值作为逻辑优化目标，基于{A1，A2，
…
A
M
}对D
p
对应的布尔函数或真值表进行逻辑优化，生成f(p)个由至少一个A
m
的组成结构组合生成的与D
p
逻辑信息的逻辑相同的候选ATPG库模型集合{E
1p
,E
2p
,
…
E
f(p)p
},E
xp
为第x个候选ATPG库模型，x的取值范围为1到f(p)，E
xp
由g(xp)个ATPG基本单元组成；
[0009]步骤C3、获取每一E
xp
的总权重值G
xp
：
[0010][0011]其中，为第x个候选ATPG库模型中第i个ATPG基本单元对应的权重值；
[0012]步骤C4、将{E
1p
,E
2p
,
…
E
f(p)p
}中总权重值最大的E
xp
确定为D
p
对应的目标ATPG库模型。
[0013]本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术提供的一种组合逻辑标准单元的ATPG库模型生成系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：
[0014]本专利技术所述系统通过为每一组合逻辑标准单元进行逻辑优化得到每一组合逻辑标准单元的候选ATPG库模型集合，并基于每一标准单元设置对应的权重值从候选ATPG库模型集合中选择目标ATPG库模型，简化了组合逻辑标准单元的ATPG库模型的生成过程，提高了组合逻辑标准单元ATPG库模型的生成效率。
[0015]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
[0016]图1为本专利技术实施例一提供的ATPG库模型生成流程图；
[0017]图2为本专利技术实施例二提供的组合逻辑标准单元的ATPG库模型生成流程图；
[0018]图3为本专利技术实施例三提供的集成时钟门控标准单元的ATPG库模型生成流程示意图；
[0019]图4为本专利技术实施例三提供的集成时钟门控标准单元的状态表示意图；
[0020]图5为本专利技术实施例四提供的同步器标准单元的ATPG库模型生成流程示意图；
[0021]图6为本专利技术实施例四提供的同步器标准单元的状态表示意图；
[0022]图7为本专利技术实施例五提供的目标显示结构生成示意图；
[0023]图8为本专利技术实施例五提供的将待测芯片设计门级网表转换为基于目标显示结构显示的示意图。
具体实施方式
[0024]为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本专利技术提出的一种组合逻辑标准单元的ATPG库模型生成系统的具体实施方式及其功效，详细说明如后。
[0025]针对传统的ATPG库模型是基于标准单元对应的Veril本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种组合逻辑标准单元的ATPG库模型生成系统，其特征在于，包括预先构建的ATPG基本单元库{A1，A2，
…
A
M
}、存储有计算机程序的存储器和处理器，A
m
为ATPG基本单元库中第m个ATPG基本单元，m的取值范围为1到M，M为ATPG基本单元库中ATPG基本单元的总数，A
m
＝(A1
m
,A2
m
,A3
m
),A1
m
为A
m
的组成结构，A2
m
为A
m
的逻辑信息，A3
m
为A
m
的权重值，A
m
的权重值和A
m
对ATPG的成本成反比，当所述处理器执行所述计算机程序时，实现以下步骤：步骤C1、获取待处理的组合逻辑标准单元集合{D1，D2，
…
D
P
}和第二liberty文件，D
p
为第p个待处理的组合逻辑标准单元，p的取值范围为1到P，P为待处理的组合逻辑标准单元总数，D1，D2，
…
D
P
属于同一个待处理标准单元库，所述第二liberty文件中存储有每一D
p
对应的布尔函数或真值表；步骤C2、将ATPG库模型的总权重值作为逻辑优化目标，基于{A1，A2，
…
A
M
}对D
p
对应的布尔函数或真值表进行逻辑优化，生成f(p)个由至少一个A
m
的组成结构组合生成的与D
p
逻辑信息的逻辑相同的候选ATPG库模型集合{E
1p
,E
2p
,
…
E
f(p)p
},E
xp
为第x个候选ATPG库模型，x的取值范围为1到f(p)，E
xp
由g(xp)个ATPG基本单元组成；步骤C3、获取每一E
xp
的总权重值G
xp
：其中，为第x个候选ATPG库模型中第i个ATPG基本单元对应的权重值；步骤C4、将{E
1p
,E
2p
,
…
E
f(p)p
}中总权重值最大的E

【专利技术属性】
技术研发人员：唐华兴，郑宇飞，
申请(专利权)人：上海合见工业软件集团有限公司，
类型：发明
国别省市：