一种用于ARINC429总线的解码电路制造技术

本发明专利技术公开了一种用于ARINC 429总线的解码电路，属于电力电子技术领域，该解码电路包括电压差分输入电路、信号差分输入电路、差分电流比较电路、解码输出电路和偏置电路，该解码电路能够通过电阻对ARINC 429总线信号进行分压，两组带源极负反馈电阻的差分NMOS输入结构将参考电压及输入信号转换成电流，并最终对两个差分电流进行比较，产生解码输出。与现有技术相比，本发明专利技术中的解码电路采用常规的5V CMOS工艺，实现了对ARINC 429总线电平

【技术实现步骤摘要】
一种用于ARINC 429总线的解码电路


[0001]本专利技术属于电力电子
，尤其涉及一种用于ARINC 429总线的解码电路。

技术介绍

[0002]目前ARINC 429总线航空总线中实用较广的总线之一。ARINC 429协议的总线电平满足以下特点：信号是双极性归零式信号，信号从高电平回归零电平表示逻辑状态1；信号从低电平回归到零电平表示逻辑状态0，如图1所示。接收器输入端(考虑到干扰情况下)：高电平为+6.5V～+13V；零电平为
‑
2.5V～+2.5V；低电平为
‑
6.5V～
‑
13V。
[0003]随着制造工艺的发展，目前常规的CMOS工艺最多提供5V器件，其耐压值通常最高为5.5V。ARINC 429总线上的电压如果直接接到CMOS电路中进行处理，会造成器件击穿。因此，无法直接对ARINC429总线上的信号电平进行处理。

技术实现思路

[0004]针对上述技术问题，本专利技术采用常规的5V CMOS工艺，实现了对ARINC429总线电平
‑
13V～+13V电压的总线信号的解码，并且该电路结构可以抑制CMOS制造工艺中PVT的变化，提高解码电路的可靠性。
[0005]本专利技术通过以下技术手段解决上述问题：
[0006]一种用于ARINC 429总线的解码电路，包括电压差分输入电路、信号差分输入电路、差分电流比较电路、解码输出电路和偏置电路，其中：所述电压差分输入电路用于将参考电压转换成电流信号，所述电压差分输入电路为带源极负反馈电阻的差分NMOS输入结构；所述信号差分输入电路用于将输入信号转换成电流信号，所述信号差分输入电路为带源极负反馈电阻的差分NMOS输入结构；两个电流信号通过差分电流比较电路进行比较、并通过解码输出电路对外输出；所述偏置电路用于为电路中元器件产生参考电流。
[0007]优选的，所述电压差分输入电路包括第一NMOS管、第二NMOS管、第一电阻、第五NMOS管和第六NMOS管，其中：所述第一NMOS管的漏极连接到第四PMOS管的漏极，第四PMOS管的源极连接VDD电源；所述第二NMOS管的漏极连接到第三PMOS管的漏极，第三PMOS管的源极连接VDD电源；所述第一电阻连接在第一NMOS管的源极和第二NMOS管的源极之间；所述第五NMOS管的漏极连接第一NMOS管的源极，第五NMOS管的源极连接GND；所述第六NMOS管的漏极连接第二NMOS管的源极，第六NMOS管的源极连接GND，第六NMOS管的栅极连接第五NMOS管的栅极。
[0008]优选的，所述信号差分输入电路包括第三NMOS管、第四NMOS管、第二电阻、第七NMOS管和第八NMOS管，其中：所述第三NMOS管的漏极连接第四PMOS管的漏极；所述第四NMOS管的漏极连接第三PMOS管的漏极；所述第二电阻连接在第三NMOS管的源极和第四NMOS管的源极之间；所述第七NMOS管的漏极连接第三NMOS管的源极，第七NMOS管的源极连接GND；所述第八NMOS管的漏极连接第四NMOS管的源极，第八NMOS管的源极连接GND，第八NMOS管的栅极连接第七NMOS管的栅极。
[0009]优选的，所述信号差分输入电路包括第一PMOS管、第二PMOS管、第九NMOS管和第十NMOS管，其中：所述第一PMOS管的漏极连接第九NMOS管的漏极，第一PMOS管的源极连接第三PMOS管的漏极，第一PMOS管的栅极连接第二PMOS管的栅极；所述第二PMOS管的漏极连接第十NMOS管的漏极，第二PMOS管源极连接第四PMOS管的漏极；所述第九NMOS管的源极连接GND，第九NMOS管的栅极连接第十NMOS管的栅极；所述第十NMOS管的源极连接GND。
[0010]优选的，所述解码输出电路包括第五PMOS管和第十一NMOS管，其中：所述第五PMOS管的源极连接VDD电源，第五PMOS管的漏极连接第十一NMOS管的漏极和信号输出点，第五PMOS管的栅极连接第三PMOS管的栅极、第四PMOS管的栅极和第六PMOS管的栅极；所述第十一NMOS管的源极连接GND，第十一NMOS管的栅极连接第二PMOS管的漏极。
[0011]优选的，所述偏置电路包括第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第六PMOS管、第七PMOS管和第十二NMOS管，其中：所述第三电阻、第四电阻、第五电阻串联在VDD电源和GND之间，第三电阻和第四电阻之间的第一分压连接第一NMOS管的栅极，第四电阻和第五电阻之间的第二分压连接第二NMOS管的栅极；所述第十一电阻、第十二电阻串联在VDD电源与GND之间，第十一电阻和第十二电阻之间产生第四分压；所述第七电阻、第八电阻、第十一电阻串联在DATAA和GND之间，第七电阻和第八电阻之间的第五分压连接第三NMOS管的栅极；所述第九电阻、第十电阻、第十一电阻串联在DATAB和GND之间，第九电阻和第十电阻之间的第六分压连接第四NMOS管的栅极；所述第六PMOS管的源极连接VDD电源，第六PMOS管的漏极连接第七PMOS管的源极；所述第七PMOS管的漏极通过第六电阻连接第十二NMOS管的漏极，第七PMOS管的栅极连接第一PMOS管的栅极；所述第十二NMOS管的源极连接GND，第十二NMOS管的栅极连接第十二NMOS管的漏极、第五NMOS管的栅极和第七NMOS管的栅极。
[0012]专利技术的一种用于ARINC 429总线的解码电路具有以下有益效果：
[0013]该解码电路通过电阻对ARINC 429总线信号进行分压，将分压后信号通过NMOS比较器进行比较，产生解码输出，采用带源极负反馈电阻的NMOS管将输入电压转换为电流，与参考电压通过带源极负反馈电阻的NMOS管产生的电流进行比较，最终转换成电压输出。本专利技术采用常规的5V CMOS工艺，实现了对ARINC 429总线电平
‑
13V～+13V电压的总线信号的解码，并且该电路结构可以抑制CMOS制造工艺中PVT的变化，提高了解码电路的可靠性，解决了ARINC 429总线电压直接接到CMOS电路会造成器件击穿的技术问题。
附图说明
[0014]为了更清楚地说明本专利技术的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0015]图1为ARINC429总线的电平示意图；
[0016]图2为本专利技术的电路结构示意图；
[0017]图3为本专利技术的电压差分输入电路和信号差分输入电路示意图；
[0018]图4为本专利技术的解码输出电路示意图；
[0019]图5为本专利技术的偏置电路示意图。
具体实施方式
[0020]在本专利技术的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于ARINC 429总线的解码电路，其特征在于，包括电压差分输入电路、信号差分输入电路、差分电流比较电路、解码输出电路和偏置电路，其中：所述电压差分输入电路用于将参考电压转换成电流信号，所述电压差分输入电路为带源极负反馈电阻的差分NMOS输入结构；所述信号差分输入电路用于将输入信号转换成电流信号，所述信号差分输入电路为带源极负反馈电阻的差分NMOS输入结构；两个电流信号通过差分电流比较电路进行比较、并通过解码输出电路对外输出；所述偏置电路用于为电路中元器件产生参考电流。2.根据权利要求1所述的一种用于ARINC 429总线的解码电路，其特征在于，所述电压差分输入电路包括第一NMOS管(N1)、第二NMOS管(N2)、第一电阻(R1)、第五NMOS管(N5)和第六NMOS管(N6)，其中：所述第一NMOS管(N1)的漏极连接到第四PMOS管(P4)的漏极，第四PMOS管(P4)的源极连接VDD电源；所述第二NMOS管(N2)的漏极连接到第三PMOS管(P3)的漏极，第三PMOS管(P3)的源极连接VDD电源；所述第一电阻(R1)连接在第一NMOS管(N1)的源极和第二NMOS管(N2)的源极之间；所述第五NMOS管(N5)的漏极连接第一NMOS管(N1)的源极，第五NMOS管(N5)的源极连接GND；所述第六NMOS管(N6)的漏极连接第二NMOS管(N2)的源极，第六NMOS管(N6)的源极连接GND，第六NMOS管(N6)的栅极连接第五NMOS管(N5)的栅极。3.根据权利要求1所述的一种用于ARINC 429总线的解码电路，其特征在于，所述信号差分输入电路包括第三NMOS管(N3)、第四NMOS管(N4)、第二电阻(R2)、第七NMOS管(N7)和第八NMOS管(N8)，其中：所述第三NMOS管(N3)的漏极连接第四PMOS管(P4)的漏极；所述第四NMOS管(N4)的漏极连接第三PMOS管(P3)的漏极；所述第二电阻(R2)连接在第三NMOS管(N3)的源极和第四NMOS管(N4)的源极之间；所述第七NMOS管(N7)的漏极连接第三NMOS管(N3)的源极，第七NMOS管(N7)的源极连接GND；所述第八NMOS管(N8)的漏极连接第四NMOS管(N4)的源极，第八NMOS管(N8)的源极连接GND，第八NMOS管(N8)的栅极连接第七NMOS管(N7)的栅极。4.根据权利要求1所述的一种用于ARINC 429总线的解码电路，其特征在于，所述信号差分输入电路包括第一PMOS管(P1)、第二PMOS管(P2)、第九NMOS管(N9)和第十NMOS管(N10)，其中：所述第一PMOS管(P1)的漏极连接第九NMOS管(N9)的漏极，第一PMOS管(P1)的源极连接第三PMOS管(P3)的漏极，第一PMOS管(P1)的栅极连接第二PMOS管(P2)的栅极；所述...

【专利技术属性】
技术研发人员：吕强，唐龙飞，王晋，高连山，杨蓉，左天健，
申请(专利权)人：西安硅宇微电子有限公司，
类型：发明
国别省市：