基于IP组播的嵌入式数字电视码流监测设备制造技术

一种基于ＩＰ组播的嵌入式系统的数字电视广播码流监测设备，属于电视监测技术领域，包括：码流接收模块、ＦＰＧＡ模块、解扰模块、嵌入式处理器、同步动态随机存储器、闪存模块、网络接口模块、ＡＳＩ输出模块；本实用新型专利技术的优点是做到了主板与配板的分离，主板负责完成码流监测，配板负责完成信号解调，性价比更高，ＩＰ组播的嵌入式数字电视码流监测设备可以同时被多个客户端接收，而并不占用设备的网络带宽，它不仅仅完成了码流监测，还做了解扰模块，在码流分析中，只要插入有授权信息的小卡，即可完成加密流的解密过程，并通过网络发送清流出来，能将数字电视解密、数字电视监测和ＩＰ组播集中到一台设备中，携带方便，操作简单。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种基于ＩＰ组播的嵌入式数字电视码流监测设备，包括：　　　　码流接收模块，包含ＱＡＭ／ＱＰＳＫ高频头和ＡＳＩ转ＴＳＩ模块，ＱＡＭ／ＱＰＳＫ高频头将ＱＡＭ、ＱＰＳＫ信号进行解调后，转换成并行码流信号，ＡＳＩ信号直接通过ＡＳＩ转ＴＳＩ模块，输出并行码流信号；　　　　ＦＰＧＡ模块，是对并行码流进行一定的缓冲和打包处理，输出给ＴＳＩ转ＡＳＩ和嵌入式处理器；　　　　嵌入式处理器，是在设备启动时从闪存模块取得代码，并放入同步动态随机存储器中运行，在初始化过程中，通过读取闪存模块中的配置信息，对ＦＰＧＡ以及其他模块进行操作，配置包括ＩＰ地址、组播地址、ｍａｃ地址、２９０监测门限及开关、工作模式等信息，初始化完成后，处理器响应从ＦＰＧＡ发送过来的码流，将码流数据从缓存器中转移到同步动态随机存储器，并对其进行分析；　　　　同步动态随机存储器，即为ＳＤＲＡＭ，用于存储工作中的代码、码流缓存数据、系统运行的各种参数等，嵌入式处理器工作用的存储空间主要由本模块提供，ＦＰＧＡ中的数据积累到一定量后会有嵌入式处理器转移到本模块中进行后续处理，嵌入式处理器对码流处理的中间结果和数据也存放在这里，最后交由网络接口模块发送出去；　　　　闪存模块，保存着系统工作所需的内核、库代码、码流处理代码以及一些配置信息，码流监测设备上电后，嵌入式处理器会从此模块读取所需的代码放入到ＳＤＲＡＭ中运行，并读取一些配置信息对参数进行配置，嵌入式处理器从网络接口模块读取到配置信息，也会将配置信息保存到闪存模块；　　　　网络接口模块，分成５个通道：ＴＳ流组播通道、分析组播通道、板卡信息组播通道、远程报警通道和配置通道；ＴＳ流组播通道负责将嵌入式处理器提取的码流数据组播到网络中，分析组播通道负责将码流分析的结果、ＰＳＩ／ＳＩ表格信息、信道参数等信息组播到网络中，板卡信息组播通道负责将设备的ＩＰ地址、工作状态、板卡类型等信息组播到网络中，远程报警通道负责将报警信息发送给远端的中心服务器，配置通道负责接收客户端发送过来的配置信息比提交给嵌入式处理器进行处理；　　　　ＡＳＩ输出模块，由ＦＰＧＡ模块将解扰后的清流直接通过ＴＳＩ转ＡＳＩ，输出ＡＳＩ信号；　　　　其特征在于：　　　　解扰模块，包括两个部分：ＣＩＭＡＸ和ＣＡ卡，是将输入的并行加密码流进行解扰并输出清流给ＦＰＧＡ模块，若输入的并行码流信号本身不存在加密，则不做任何修改数据直接输出，ＣＩＭＡＸ负责与ＤＳＰ进行通讯，ＣＡ...

【技术特征摘要】

【专利技术属性】
技术研发人员：洪太海，陈恒，
申请(专利权)人：北京市博汇科技有限公司，
类型：实用新型
国别省市：11[中国|北京]