一种基于衬底注入技术的高线性B类下变频混频器制造技术

本发明专利技术公开了一种基于衬底注入技术的高线性B类下变频混频器，通过衬底注入技术，利用晶体管的体效应来等效提高LO摆幅，从而提高增益并降低对本振信号功率的要求。该混频器通过电流镜来偏置混频器的直流电流，使瞬态电流与本振输入信号之间的平方关系变为线性关系。该混频器根据电源可分为有源和无源两种类别，根据本振信号LO和射频信号RF信号输入可以分为LO输入混频器开关级晶体管栅极、RF输入混频器开关级晶体管源极和RF输入混频器开关级晶体管栅极、LO输入混频器开关级晶体管源极两种类别，两两组合可延伸为四种结构。本发明专利技术提高混频器的增益并减少对本振信号功率的要求，同时降低功耗、提高线性度。提高线性度。提高线性度。

【技术实现步骤摘要】
一种基于衬底注入技术的高线性B类下变频混频器


[0001]本专利技术涉及集成电路
，具体涉及一种基于衬底注入技术的高线性B类下变频混频器。

技术介绍

[0002]毫米波通信系统由于支持高数据速率的宽带通信而引起了广泛关注，其中下变频混频器是毫米波接收器通信质量的关键部件之一。CMOS下变频混频器需要具备良好的增益和线性度，通常需要较大的本振摆幅才能实现良好的性能。然而，在高频下产生较大的本振信号需要极大的功耗，因此需要设计一种在本振信号功率较低情况下，仍能正常工作并且高增益高线性度低噪声的下变频混频器，以节省功耗并减轻本振电路设计的复杂性。

技术实现思路

[0003]针对现有技术的不足，本专利技术提出一种基于衬底注入技术的高线性B类下变频混频器。
[0004]所述的基于衬底注入技术的高线性B类下变频混频器，其根据电源可分为有源和无源两种类别，根据本振信号LO和射频信号RF信号输入可以分为LO输入混频器开关级晶体管栅极、RF输入混频器开关级晶体管源极和RF输入混频器开关级晶体管栅极、LO输入混频器开关级晶体管源极两种本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于衬底注入技术的高线性B类下变频混频器，其特征在于：根据电源有源和无源两种类别，根据本振信号LO和射频信号RF信号输入，有LO输入混频器开关级晶体管栅极、RF输入混频器开关级晶体管源极和RF输入混频器开关级晶体管栅极、LO输入混频器开关级晶体管源极两种类别，两两组合延伸为如下四种结构：第一种结构为有源混频器，本振信号LO输入混频器开关级晶体管栅极，射频信号RF输入混频器开关级晶体管源极；第二种结构为有源混频器，射频信号RF输入混频器开关级晶体管栅极，本振信号LO输入混频器开关级晶体管源极；第三种结构为无源混频器，本振信号LO输入混频器开关级晶体管栅极，射频信号RF输入混频器开关级晶体管源极；第四种结构为无源混频器，射频信号RF输入混频器开关级晶体管栅极，本振信号LO输入混频器开关级晶体管源极。2.根据权利要求1所述的一种基于衬底注入技术的高线性B类下变频混频器，其特征在于：所述的第一种结构为有源混频器，本振信号LO输入混频器开关级晶体管栅极，射频信号RF输入混频器开关级晶体管源极；该混频器包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、可调电阻阵列R1、可调电阻阵列R2、信号输入模块、变压器X2、跨阻放大器TIA和端口LO+、LO
‑
、RF+、RF
‑
、V
Bias1
、TIA_OUT+、TIA_OUT
‑
；其中射频差分信号从RF+、RF
‑
端口流入，本振差分信号从LO+、LO
‑
流入，中频差分信号从TIA_OUT+、TIA_OUT
‑
流出；信号输入模块包含A、B、C和D四个端口，信号自A、B端口流入，经C、D端口流出；输入端口RF+、RF
‑
分别与信号输入模块的A、B两端口相连；端口LO+、LO
‑
与变压器X2的初级线圈L3相连，L3有a、b两个端口，其中a端口与LO+相连，b端口与LO
‑
相连；初级线圈L3与次级线圈L4耦合形成变压器X2，L4有三个端口c、d和e，L3的端口a与L4的端口c为同名端，端口e为L4的中心抽头，接输入端口V
Bias1
；晶体管M1、晶体管M2、晶体管M3和晶体管M4均为四端口器件，都有栅极g、漏极d、源极s和衬底b，四个晶体管的衬底b均分别与其栅极g相连；晶体管M1的源极s与晶体管M2的源极s相连，并且接到信号输入模块的C端；晶体管M3的源极s与晶体管M4的源极s相连，并且接到信号输入模块的D端；晶体管M1的栅极g与晶体管M4的栅极g相连，并且接到线圈L4的c端；晶体管M2的栅极g与晶体管M3的栅极g相连，并且接到线圈L4的d端；晶体管M1的漏极d与晶体管M3的漏极d相连，然后与电阻阵列R1、跨阻放大器TIA相连；晶体管M2的漏极d与晶体管M4的漏极d相连，然后与电阻阵列R2、跨阻放大器TIA相连；电阻阵列R1有两个端口a、b，其中a端接电源VDD，b端接晶体管M1的漏极d、晶体管M3的漏极d和跨阻放大器TIA；电阻阵列R2有两个端口a、b，其中a端接电源VDD，b端接晶体管M2的漏极d、晶体管M4的漏极d和跨阻放大器TIA；所述跨阻放大器TIA包含运算放大器OPAMP、可调电阻阵列R3、可调电阻阵列R4、可调电容阵列C1和可调电容阵列C2；运算放大器OPAMP包含输入端口a、b和输出端口c、d；输入端口a为正端，b为负端；输出端口c为负端，d为正端；输入端口a连接电阻阵列R1的b端、晶体管M1的漏极d、晶体管M3的漏极d、电阻阵列R3的a端和电容阵列C1的a端；输入端口b连接前述电阻阵列R2的b端、晶体管M2的漏极d、晶体管M4的漏极d、电阻阵列R4的a端和电容阵列C2的a端；输出端口c连接混频器输出端口TIA_OUT
‑
、电阻阵列R3的b端和电容阵列C1的b端；输出
端口d连接混频器输出端口TIA_OUT+、电阻阵列R4的b端和电容阵列C2的b端；电容阵列C1、电容阵列C2、电阻阵列R3和电阻阵列R4均为两端口器件，均包含端口a、b；信号输入模块有多种采用的结构，归纳为变压器耦合、电容耦合和共源管电压电流转换三种；在变压器耦合的结构中，包含一个变压器X1和两个电流源I1、I2，电流源I1、I2是晶体管或者可变电阻阵列；X1的初级线圈L1与次级线圈L2耦合形成变压器，L1有a、b两个端口，L2有c、d两个端口，端口a与端口c为同名端；其中L1的a端口与信号输入模块A端相连，b端口与信号输入模块B端相连；L2的端口c与电流源I1的a端和信号输入模块C端相连，L2的端口d与电流源I2的a端和信号输入模块D端相连；电流源I1、I2均有两个端口a、b，电流方向自a流向b，且两电流源b端都接地；在共源管电压电流转换的结构中，包含两个晶体管M5、M6和一个电流源I3；晶体管M5的栅极g与信号输入模块A端相连，漏极d与信号输入模块C端相连；晶体管M6的栅极g与信号输入模块B端相连，漏极d与信号输入模块D端相连；M5、M6两晶体管的源极相连并与电流源I3的a端相连；电流源I3有a、b两端口，电流方向自a流向b；电流源I3的b端接地；在电容耦合的结构中，包含两个电容C3、C4和两个电流源I4、I5；电容C3、C4和电流源I4、I5都有两个端口a、b，电流源电流方向自a流向b；其中，电容C3的b端与信号输入模块A端相连，电容C3的a端与信号输入模块C端、电流源I4的a端相连，电流源I4的b端接地；电容C4的b端与信号输入模块B端相连，电容C4的a端与信号输入模块D端、电流源I5的a端相连，电流源I5的b端接地；所述的混频器中，晶体管M1、晶体管M2、晶体管M3和晶体管M4相同，电阻阵列R1和电阻阵列R2相同；所述的跨阻放大器中，电阻阵列R3和电阻阵列R4相同，电容阵列C1和电容阵列C2相同；所述的信号输入模块中，晶体管M5和晶体管M6相同，电流源I1和电流源I2相同，电流源I4和电流源I5相同，电容C3和电容C4相同。3.根据权利要求1所述的一种基于衬底注入技术的高线性B类下变频混频器，其特征在于：所述的第二种结构为有源混频器，射频信号RF输入混频器开关级晶体管栅极，本振信号LO输入混频器开关级晶体管源极；该混频器包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、可调电阻阵列R1、可调电阻阵列R2、信号输入模块、变压器X2、跨阻放大器TIA和端口LO+、LO
‑
、RF+、RF
‑
、V
Bias1
、TIA_OUT+、TIA_OUT
‑
；其中射频差分信号从RF+和RF
‑
端口流入，本振差分信号从LO+和LO
‑
端口流入，中频差分信号从TIA_OUT+和TIA_OUT
‑
端口流出；信号输入模块包含A、B、C和D四个端口，信号自A和B端口流入，经C和D端口流出；输入端口LO+、LO
‑
分别与信号输入模块的A、B两端口相连；端口RF+、RF
‑
与变压器X2的初级线圈L3相连，L3有a、b两个端口，其中a端口与RF+相连，b端口与RF
‑
相连；初级线圈L3与次级线圈L4耦合形成变压器X2，L4有三个端口c、d和e，L3的端口a与L4的端口c为同名端，端口e为L4的中心抽头，接输入端口V
Bias1
；晶体管M1、晶体管M2、晶体管M3和晶体管M4均为四端口器件，都有栅极g、漏极d、源极s和衬底b，四个晶体管的衬底b均分别与其栅极g相连；晶体管M1的源极s与晶体管M2的源极s相连，并且接到信号输入模块的C端；晶体管M3的源极s与晶体管M4的源极s相连，并且接到信号输入模块的D端；晶体管M1的栅极g与晶体管M4的栅极g相连，并且接到线圈L4的c端；晶体管M2的栅极g与晶体管M3的栅极g相连，并且接到线圈L4的d端；晶体管M1的漏极d与晶体管M3的漏极d相连，然后与电阻阵列R1的b端和跨阻放大器TIA相连；晶体管M2的漏极d与晶体管M4的漏极d相连，然后与电阻阵列R2的b端和跨阻放大
器TIA相连；电阻阵列R1有两个端口a、b，其中a端接电源VDD；电阻阵列R2有两个端口a、b，其中a端接电源VDD；跨阻放大器TIA包含运算放大器OPAMP、可调电阻阵列R3、可调电阻阵列R4、可调电容阵列C1和可调电容阵列C2；运算放大器OPAMP包含输入端口a、b和输出端口c、d；输入端口a为正端，b为负端；输出端口c为负端，d为正端；输入端口a连接电阻阵列R1的b端、晶体管M1的漏极d、晶体管M3的漏极d、电阻阵列R3的a端和电容阵列C1的a端；输入端口b连接电阻阵列R2的b端、晶体管M2的漏极d、晶体管M4的漏极d、电阻阵列R4的a端和电容阵列C2的a端；输出端口c连接混频器输出端口TIA_OUT
‑
，电阻阵列R3的b端和电容阵列C1的b端；输出端口d连接混频器输出端口TIA_OUT+，电阻阵列R4的b端和电容阵列C2的b端；电容阵列C1、C2和电阻阵列R3、R4均为两端口器件，均包含端口a、b；信号输入模块有多种采用的结构，归纳为变压器耦合、电容耦合和共源管电压电流转换三种；在变压器耦合的结构中，包含一个变压器X1和两个电流源I1、I2，电流源I1、I2是晶体管或者可变电阻阵列；X1的初级线圈L1与次级线圈L2耦合形成变压器，L1有a、b两个端口，L2有c、d两个端口，端口a与端口c为同名端；其中L1的a端口与信号输入模块A端相连，b端口与信号输入模块B端相连；L2的端口c与电流源I1的a端和信号输入模块C端相连，L2的端口d与电流源I2的a端和信号输入模块D端相连；电流源I1、I2均有两...

【专利技术属性】
技术研发人员：徐志伟，袁朔阳，王圣杰，李泉涌，陈姜波，宋春毅，
申请(专利权)人：浙江大学，
类型：发明
国别省市：