振荡器电路制造技术

本公开的实施例提供一种振荡器电路，其包括：频率设置电路、第一和第二时钟信号产生电路、时钟同步电路、控制电路、以及输出电路。频率设置电路生成频率设置信号。第一和第二时钟信号产生电路分别生成第一和第二时钟信号。控制电路在第一频率选择信号处于有效电平时，经由第二节点输出频率设置信号，经由第六节点输出第一时钟信号，经由第七节点输出第二时钟信号；否则，经由第二节点输出第二同步控制信号，经由第六节点输出外部同步时钟信号，经由第七节点输出第一时钟信号。时钟同步电路生成第一和第二同步控制信号。输出电路输出第一或第二时钟信号。经由第七节点输入时钟同步电路的信号的频率等于经由第六节点输入时钟同步电路的信号的频率。的信号的频率。的信号的频率。

【技术实现步骤摘要】
振荡器电路


[0001]本公开的实施例涉及集成电路
，具体地，涉及振荡器电路。

技术介绍

[0002]振荡器电路被广泛地应用在各种集成电路中，以向集成电路提供时钟信号。在一些应用场景下，振荡器的频率需要在通过外部电阻设置的频率与外部同步时钟信号的频率之间切换。在这种情况下，振荡器中的锁相环需要重新建立。因此，振荡器的频率会出现一个突变，导致使用该振荡器的集成电路(例如，DC
‑
DC变换器)的输出电压出现上冲或下冲，不利于振荡器外围的应用。

技术实现思路

[0003]本文中描述的实施例提供了一种振荡器电路。
[0004]根据本公开的第一方面，提供了一种振荡器电路。该振荡器电路包括：频率设置电路、第一时钟信号产生电路、第二时钟信号产生电路、时钟同步电路、控制电路、以及输出电路。频率设置电路被配置为：生成频率设置信号，并经由第一节点向控制电路提供频率设置信号。第一时钟信号产生电路被配置为：根据控制电路经由第二节点输出的信号来生成第一时钟信号，并经由第三节点向控制电路和输出电路提供第一时钟信号。第二时钟信号产生电路被配置为：根据时钟同步电路经由第四节点输出的第一同步控制信号生成第二时钟信号，并经由第五节点向控制电路和输出电路提供第二时钟信号。控制电路被配置为：在第一频率选择信号处于有效电平的情况下，经由第二节点输出频率设置信号，经由第六节点输出第一时钟信号，经由第七节点输出第二时钟信号；在第一频率选择信号处于无效电平的情况下，经由第二节点输出来自时钟同步电路的第二同步控制信号，经由第六节点输出外部同步时钟信号，经由第七节点输出第一时钟信号。时钟同步电路被配置为：根据经由第六节点输入的信号和经由第七节点输入的信号来生成第一同步控制信号和第二同步控制信号，经由第八节点输出第二同步控制信号。输出电路被配置为：在第一频率选择信号处于有效电平的情况下输出第二时钟信号；在第一频率选择信号处于无效电平的情况下输出第一时钟信号。其中，在第一同步控制信号或第二同步控制信号的控制下，经由第七节点输入时钟同步电路的信号的频率等于经由第六节点输入时钟同步电路的信号的频率。
[0005]在本公开的一些实施例中，频率设置电路包括：运放、第一电阻器、第二电阻器、第一晶体管、第二晶体管、以及第三晶体管。其中，运放的第一输入端耦接参考电压端。运放的第二输入端耦接第一电阻器的第一端。运放的输出端耦接第一晶体管的控制极。第一电阻器的第二端耦接第二电压端。第二电阻器的第一端耦接第一晶体管的第一极。第二电阻器的第二端耦接第一电阻器的第一端。第一晶体管的第二极耦接第二晶体管的控制极和第二极。第二晶体管的第一极耦接第一电压端。第三晶体管的控制极耦接第二晶体管的控制极。第三晶体管的第一极耦接第一电压端。第三晶体管的第二极耦接第一节点。
[0006]在本公开的一些实施例中，第一时钟信号产生电路包括：第一电容器、第一压控开
关、以及第一电压比较器。其中，第一电容器的第一端耦接第二节点，第一电容器的第二端耦接第二电压端。第一压控开关的受控端耦接第一电压比较器的输出端。第一压控开关的第一端耦接第二节点。第一压控开关的第二端耦接第二电压端。第一电压比较器的第一输入端耦接第二节点。第一电压比较器的第二输入端耦接第三电压端。其中，第一电压比较器是滞回电压比较器。
[0007]在本公开的进一步的实施例中，第一电压比较器的第一输入端是同相输入端。第一电压比较器的第二输入端是反相输入端。
[0008]在本公开的一些实施例中，第一时钟信号产生电路包括：第一电容器、第一压控开关、第一电压比较器、以及第一单向延时电路。其中，第一电容器的第一端耦接第二节点。第一电容器的第二端耦接第二电压端。第一压控开关的受控端耦接第一单向延时电路的输出端。第一压控开关的第一端耦接第二节点。第一压控开关的第二端耦接第二电压端。第一电压比较器的第一输入端耦接第二节点。第一电压比较器的第二输入端耦接第三电压端。第一电压比较器的输出端耦接第一单向延时电路的输入端。
[0009]在本公开的进一步的实施例中，第一电压比较器的第一输入端是同相输入端。第一电压比较器的第二输入端是反相输入端。第一单向延时电路被配置为：在接收到高电平信号时，在预定时间内持续输出高电平信号。
[0010]在本公开的一些实施例中，第二时钟信号产生电路包括：第二电容器、第二压控开关、以及第二电压比较器。其中，第二电容器的第一端耦接第四节点。第二电容器的第二端耦接第二电压端。第二压控开关的受控端耦接第二电压比较器的输出端。第二压控开关的第一端耦接第四节点。第二压控开关的第二端耦接第二电压端。第二电压比较器的第一输入端耦接第四节点。第二电压比较器的第二输入端耦接第四电压端。其中，第二电压比较器是滞回电压比较器。
[0011]在本公开的进一步的实施例中，第二电压比较器的第一输入端是同相输入端。第二电压比较器的第二输入端是反相输入端。
[0012]在本公开的一些实施例中，第二时钟信号产生电路包括：第二电容器、第二压控开关、第二电压比较器、以及第二单向延时电路。其中，第二电容器的第一端耦接第四节点。第二电容器的第二端耦接第二电压端。第二压控开关的受控端耦接第二单向延时电路的输出端。第二压控开关的第一端耦接第四节点。第二压控开关的第二端耦接第二电压端。第二电压比较器的第一输入端耦接第四节点。第二电压比较器的第二输入端耦接第四电压端。第二电压比较器的输出端耦接第二单向延时电路的输入端。
[0013]在本公开的进一步的实施例中，第二电压比较器的第一输入端是同相输入端。第二电压比较器的第二输入端是反相输入端。第二单向延时电路被配置为：在接收到高电平信号时，在预定时间内持续输出高电平信号。
[0014]在本公开的一些实施例中，时钟同步电路包括：鉴频鉴相器、第三电阻器、以及第四晶体管至第七晶体管。其中，鉴频鉴相器的第一输入端耦接第六节点。鉴频鉴相器的第二输入端耦接第七节点。鉴频鉴相器的输出端耦接第四晶体管的控制极。第四晶体管的第一极耦接第三电阻器的第一端。第四晶体管的第二极耦接第五晶体管的控制极和第二极。第五晶体管的第一极耦接第一电压端。第六晶体管的控制极耦接第五晶体管的控制极。第六晶体管的第一极耦接第一电压端。第六晶体管的第二极耦接第八节点。第七晶体管的控制
极耦接第五晶体管的控制极。第七晶体管的第一极耦接第一电压端。第七晶体管的第二极耦接第四节点。第三电阻器的第二端耦接第二电压端。
[0015]在本公开的一些实施例中，控制电路包括：第三压控开关至第八压控开关。其中，第三压控开关的受控端被提供第一频率选择信号。第三压控开关的第一端耦接第一节点。第三压控开关的第二端耦接第二节点。第四压控开关的受控端被提供第一频率选择信号的反相信号。第四压控开关的第一端耦接第八节点。第四压控开关的第二端耦接第二节点。第五压控开关的受控端被提供第一频率选择信号。第五压控开关的第一端耦接第三节点。第五压控开关的第二端耦接第六节点。第六压控开关的受控端被提供第一频率选择信号的反相信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种振荡器电路，包括：频率设置电路、第一时钟信号产生电路、第二时钟信号产生电路、时钟同步电路、控制电路、以及输出电路，所述频率设置电路被配置为：生成频率设置信号，并经由第一节点向所述控制电路提供所述频率设置信号；所述第一时钟信号产生电路被配置为：根据所述控制电路经由第二节点输出的信号来生成第一时钟信号，并经由第三节点向所述控制电路和所述输出电路提供所述第一时钟信号；所述第二时钟信号产生电路被配置为：根据所述时钟同步电路经由第四节点输出的第一同步控制信号生成第二时钟信号，并经由第五节点向所述控制电路和所述输出电路提供所述第二时钟信号；所述控制电路被配置为：在第一频率选择信号处于有效电平的情况下，经由所述第二节点输出所述频率设置信号，经由第六节点输出所述第一时钟信号，经由第七节点输出所述第二时钟信号；否则，经由所述第二节点输出来自所述时钟同步电路的第二同步控制信号，经由所述第六节点输出外部同步时钟信号，经由所述第七节点输出所述第一时钟信号；所述时钟同步电路被配置为：根据经由所述第六节点输入的信号和经由所述第七节点输入的信号来生成所述第一同步控制信号和所述第二同步控制信号，经由第八节点输出所述第二同步控制信号；所述输出电路被配置为：在所述第一频率选择信号处于有效电平的情况下输出所述第二时钟信号；否则，输出所述第一时钟信号；其中，在所述第一同步控制信号或所述第二同步控制信号的控制下，经由所述第七节点输入所述时钟同步电路的信号的频率等于经由所述第六节点输入所述时钟同步电路的信号的频率。2.根据权利要求1所述的振荡器电路，其中，所述频率设置电路包括：运放、第一电阻器、第二电阻器、第一晶体管、第二晶体管、以及第三晶体管，其中，所述运放的第一输入端耦接参考电压端，所述运放的第二输入端耦接所述第一电阻器的第一端，所述运放的输出端耦接所述第一晶体管的控制极；所述第一电阻器的第二端耦接第二电压端；所述第二电阻器的第一端耦接所述第一晶体管的第一极，所述第二电阻器的第二端耦接所述第一电阻器的所述第一端；所述第一晶体管的第二极耦接所述第二晶体管的控制极和第二极；所述第二晶体管的第一极耦接第一电压端；所述第三晶体管的控制极耦接所述第二晶体管的所述控制极，所述第三晶体管的第一极耦接所述第一电压端，所述第三晶体管的第二极耦接所述第一节点。3.根据权利要求1所述的振荡器电路，其中，所述第一时钟信号产生电路包括：第一电容器、第一压控开关、以及第一电压比较器，其中，所述第一电容器的第一端耦接所述第二节点，所述第一电容器的第二端耦接所述第二电压端；所述第一压控开关的受控端耦接所述第一电压比较器的输出端，所述第一压控开关的第一端耦接所述第二节点，所述第一压控开关的第二端耦接所述第二电压端；
所述第一电压比较器的第一输入端耦接所述第二节点，所述第一电压比较器的第二输入端耦接第三电压端；其中，所述第一电压比较器是滞回电压比较器。4.根据权利要求1所述的振荡器电路，其中，所述第一时钟信号产生电路包括：第一电容器、第一压控开关、第一电压比较器、以及第一单向延时电路，其中，所述第一电容器的第一端耦接所述第二节点，所述第一电容器的第二端耦接所述第二电压端；所述第一压控开关的受控端耦接所述第一单向延时电路的输出端，所述第一压控开关的第一端耦接所述第二节点，所述第一压控开关的第二端耦接所述第二电压端；所述第一电压比较器的第一输入端耦接所述第二节点，所述第一电压比较器的第二输入端耦接第三电压端，所述第一电压比较器的输出端耦接所述第一单向延时电路的输入端。5.根据权利要求1所述的振荡器电路，其中，所述第二时钟信号产生电路包括：第二电容器、第二压控开关、以及第二电压比较器，其中，所述第二电容器的第一端耦接所述第四节点，所述第二电容器的第二端耦接所述第二电压端；所述第二压控开关的受控端耦接所述第二电压比较器的输出端，所述第二压控开关的第一端耦接所述第四节点，所述第二压控开关的第二端耦接所述第二电压端；所述第二电压比较器的第一输入端耦接所述第四节点，所述第二电压比较器的第二输入端耦接第四电压端；其中，所述第二电压比较器是滞回电压比较器。6.根据权利要求1所述的振荡器电路，其中，所述第二时钟信号产生电路包括：第二电容器、第二压控开关、第二电压比较器、以及第二单向延时电路，其中，所述第二电容器的第一端耦接所述第四节点，所述第二电容器的第二端耦接所述第二电压端；所述第二压控开关的受控端耦接所述第二单向延时电路的输出端，所述第二压控开关的第一端耦接所述第四节点，所述第二压控开关的第二端耦接所述第二电压端；所述第二电压比较器的第一输入端耦接所述第四节点，所述第二电压比较器的第二输入端耦接第四电压端，所述第二电压比较器的输出端耦接所述第二单向延时电路的输入端。7.根据权利要求1所述的振荡器电路，其中，所述时钟同步电路包括：鉴频鉴相器、第三电阻器、以及第四晶体管至第七晶体管，其中，所述鉴频鉴相器的第一输入端耦接所述第六节点，所述鉴频鉴相器的第二输入端耦接所述第七节点，所述鉴频鉴相器的输出端耦接所述第四晶体管的控制极；所述第四晶体管的第一极耦接所述第三电阻器的第一端，所述第四晶体管的第二极耦接第五晶体管的控制极和第二极；所述第五晶体管的第一极耦接第一电压端；第六晶体管的控制极耦接所述第五晶体管的所述控制极，所述第六晶体管的第一极耦接所述第一电压端，所述第六晶体管的第二极耦接所述第八节点；
所述第七晶体管的控制极耦接所述第五晶体管的所述控制极，所述第七晶体管的第一极耦接所述第一电压端，所述第七晶体管的第二极耦接所述第四...

【专利技术属性】
技术研发人员：邓扬扬，王宇，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：