在数字信号接收器中选择性地转换时钟频率的装置制造方法及图纸

一种在数字信号接收器中选择性地转换时钟频率的装置，包括：第一锁相环（ＰＬＬ）；第二锁相环；切换部分，按照预定控制信号从一个所述锁相环中选择时钟频率；控制器，控制切换部分，以选择和输出对应于输入数字信号的帧速率的时钟频率。所述帧速率被检测，并且对应于检测后的帧速率的时钟频率仅被提供到用于相应信号处理的块。此外，当输入模拟ＮＴＳＣ信号时，相应时钟频率仅被提供到与相应信号处理有关的块。因此可防止视频信号处理中的遗漏和冗余。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种在数字信号接收器中选择性地转换时钟频率的装置，包括： 第一锁相环（ＰＬＬ）； 第二锁相环； 切换部分，用于按照预定控制信号从所述第一和第二锁相环中的一个锁相环中选择一时钟频率；及 控制器，用于控制所述切换部分，以便选择和输出对应于输入数字信号的帧速率的时钟频率。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：孙泰龙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]