一种实现雷达告警功能的雷达电子站制造技术

本实用新型专利技术涉及雷达技术领域，具体公开了一种实现雷达告警功能的雷达电子站，包括V7

【技术实现步骤摘要】
一种实现雷达告警功能的雷达电子站


[0001]本技术涉及雷达
，具体是一种实现雷达告警功能的雷达电子站。

技术介绍

[0002]雷达电子站平台实现2～40GHz频段内雷达告警、气象雷达和火控雷达的功能，平台包含射频通道及波形功能软件。雷达即用无线电的方法发现目标并测定它们的空间位置。因此，雷达也被称为“无线电定位”。雷达是利用电磁波探测目标的电子设备。雷达发射电磁波对目标进行照射并接收其回波，由此获得目标至电磁波发射点的距离、距离变化率(径向速度)、方位、高度等信息。
[0003]但是，目前市场上现有的雷达电子感应设施多采用独立的雷达告警软件和雷达处理软件，不仅存在交联带宽、时序等限制，而且无法实现雷达告警和雷达处理同时工作。难以使两者实现工作状态的快速切换，无法通过调度算法的配合以实现准同时工作。

技术实现思路

[0004]针对现有的问题，本技术提供一种实现雷达告警功能的雷达电子站，可以有效的解决
技术介绍
中提出的问题。
[0005]为解决上述问题，本技术采用如下的技术方案：
[0006]一种实现雷达告警功能的雷达电子站，包括V7
‑
690T FPGA模块、Z7
‑
0 FPGA 模块和Z7
‑
1 FPGA模块；
[0007]所述V7
‑
690T FPGA模块用于：生成雷达处理时序信号；生成雷达发射激励信号；对AD采样信号进行一次下变频，实现实信号向复信号的转换；产生数字本振信号；对复信号进行瞬时测频，并控制数字本振，实现频率对准；对复信号进行二次下变频，并按预设的抽取率进行抽取；实现信号的匹配滤波(雷达状态下的脉压)；对信号进行FFT；按照定时信号，实现信号的二维频域变化；对数据进行打包，并向Z7
‑
0 FPGA传送；
[0008]所述Z7
‑
0 FPGA模块用于：对AD采样信号进行各种信号处理变化，最终将高采样率下的AD采样信号变换为低采样率下的各种基带信号，供后续处理分析；
[0009]所述Z7
‑
0 FPGA模块用于：V7
‑
690T FPGA处理后的低采样率信号进行进一步的分析和处理；
[0010]所述Z7
‑
1 FPGA模块用于：对Z7
‑
0 FPGA软件的测试结果参数数据进行进一步的数据处理，以得到进一步的结果数据。
[0011]作为本技术再进一步的方案：所述Z7
‑
0 FPGA模块将高采样率下的AD采样信号变换为低采样率下的各种基带信号为：抽取后的时域模信号，可供后续进行时域测试；对信号进行截取并FFT后的频域复信号，可供后续进行频域测试；按照雷达时序进行截取的二维频谱信号，可供后续进行CFAR检测；按照时域模信号进行阈值截取的I/Q基带信号，可供后续进行DOA估计。
[0012]作为本技术再进一步的方案：所述Z7
‑
0 FPGA模块将高采样率下的 AD采样信
号变换为低采样率下的三类基带信号将在SRIO链中同时向Z7
‑
0 FPGA传递，且由Z7
‑
0 FPGA决定如何使用这些信号进行进一步的处理。
[0013]作为本技术再进一步的方案：所述Z7
‑
0 FPGA模块对于V7
‑
690T FPGA 处理后的低采样率信号进行分析和处理的功能为：对时域模信号进行时域测量，测量参数包括：周期、脉宽、功率；对FFT信号进行频率测量；对二维频域信号进行CFAR检测；利用两路I/Q基带信号进行DOA估计；对测试结果参数进行打包，并向后传送至Z7
‑
1 FPGA。
[0014]作为本技术再进一步的方案：所述Z7
‑
0 FPGA模块利用PS、PL联合工作，并以最大限度的实现信号的快速处理，Z7
‑
0 FPGA软件处理完以后，信号将转变为结果，以参数形式保存在通信链路的寄存器中，供Z7
‑
1 FPGA进行进一步的数据处理。
[0015]作为本技术再进一步的方案：所述Z7
‑
1 FPGA模块对Z7
‑
0 FPGA软件的测试结果参数数据进行数据处理的功能包括：对PTW子进行源估计；对 CFAR检测结果进行航迹估计；完成与显控的交联，对整个系统进行控制。
[0016]与现有技术相比，本技术的有益效果是：该实现雷达告警功能的雷达电子站，通过设置V7
‑
690T FPGA模块、Z7
‑
0 FPGA模块和Z7
‑
1 FPGA模块深度融合，共同完成雷达告警和雷达处理两大系统功能，而且在实际交付物中无需独立的雷达告警软件和雷达处理软件，而是三个FPGA的软件；摆脱了交联带宽、时序等限制，达到了实现雷达告警和雷达处理同时工作的效果，而且两者的工作状态切换是通过寄存器配置实现的，无需重新加载bit流实现，因此，两者可以实现工作状态的快速切换，实现了在合适的调度算法配合下进行准同时工作的效果，极大地提高了效率。
附图说明
[0017]图1为一种实现雷达告警功能的雷达电子站平台架构框图；
[0018]图2为一种实现雷达告警功能的雷达电子站总体框架图；
[0019]图3为一种实现雷达告警功能的雷达电子站另一总体框架图；
[0020]图4为一种实现雷达告警功能的雷达电子站另一总体框架图。
具体实施方式
[0021]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0022]如图1
‑
4所示，在本实施例中，结合图1至图4说明本实施方式，本实施方式提供了一种实现雷达告警功能的雷达电子站，包括V7
‑
690T FPGA模块、Z7
‑
0 FPGA模块和Z7
‑
1 FPGA模块；
[0023]V7
‑
690T FPGA模块用于：生成雷达处理时序信号；生成雷达发射激励信号；对AD采样信号进行一次下变频，实现实信号向复信号的转换；产生数字本振信号；对复信号进行瞬时测频，并控制数字本振，实现频率对准；对复信号进行二次下变频，并按预设的抽取率进行抽取；实现信号的匹配滤波(雷达状态下的脉压)；对信号进行FFT；按照定时信号，实现信号的二维频域变化；对数据进行打包，并向Z7
‑
0 FPGA传送；
[0024]Z7
‑
0 FPGA模块用于：对AD采样信号进行各本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现雷达告警功能的雷达电子站，其特征在于，包括V7
‑
690T FPGA模块、Z7
‑
0 FPGA模块和Z7
‑
1 FPGA模块；所述V7
‑
690T FPGA模块用于：生成雷达处理时序信号；生成雷达发射激励信号；对AD采样信号进行一次下变频，实现实信号向复信号的转换；产生数字本振信号；对复信号进行瞬时测频，并控制数字本振，实现频率对准；对复信号进行二次下变频，并按预设的抽取率进行抽取；实现信号的匹配滤波；对信号进行FFT；按照定时信号，实现信号的二维频域变化；对数据进行打包，并向Z7
‑
0 FPGA传送；所述Z7
‑
0 FPGA模块用于：对AD采样信号进行各种信号处理变化，最终将高采样率下的AD采样信号变换为低采样率下的各种基带信号，供后续处理分析；所述Z7
‑
0 FPGA模块用于：V7
‑
690T FPGA处理后的低采样率信号进行进一步的分析和处理；所述Z7
‑
1 FPGA模块用于：对Z7
‑
0 FPGA软件的测试结果参数数据进行进一步的数据处理，以得到进一步的结果数据。2.根据权利要求1所述的一种实现雷达告警功能的雷达电子站，其特征在于，所述Z7
‑
0 FPGA模块将高采样率下的AD采样信号变换为低采样率下的各种基带信号为：抽取后的时域模信号，可供后续进行时域测试；对信号进行截取并FFT后的频域复信号，可供后续进行频域测试；按照雷达时序进行截取的二维频谱信号，可供后续进行CFAR检测；按照时域模信号进行阈值截取的I...

【专利技术属性】
技术研发人员：金伟，孙友礼，王铖，
申请(专利权)人：无锡天宸嘉航科技有限公司，
类型：新型
国别省市：