半导体结构的制备方法技术

本申请为一种半导体结构的制备方法，其包括：形成第一沟槽、第二沟槽及第三沟槽于衬底，第一沟槽、第二沟槽及第三沟槽的尺寸彼此不同，第一沟槽及第二沟槽为由氧化层所填充的屏蔽栅结构，第三沟槽为由氧化层所填充的控制栅结构；形成层间介质层于衬底上；部份刻蚀层间介质层及衬底，形成第一接触孔及第二接触孔，第一接触孔位于第一沟槽的一侧并贯穿层间介质层和部份衬底，第二接触孔贯穿第二沟槽上的层间介质层及部份第二沟槽以暴露第二沟槽的栅极导体，第二接触孔的深度大于第一接触孔的深度；部份刻蚀第三沟槽上的层间介质层，形成第三接触孔，第三接触孔贯穿部份第三沟槽以暴露第三沟槽的栅极导体，第三接触孔的深度大于第二接触孔的深度。第二接触孔的深度。第二接触孔的深度。

【技术实现步骤摘要】
半导体结构的制备方法


[0001]本申请涉及半导体
，特别是一种半导体结构的制备方法。

技术介绍

[0002]在屏蔽栅晶体管(Shielded Gate Trench,SGT)器件结构中，通过引入屏蔽栅结构，可以有效降低晶体管的米勒电容Cgd。屏蔽栅结构的引入还使屏蔽栅晶体管具有较高的耐压特性，可以获得较低的导通电阻和开关损耗。由于屏蔽栅晶体管能显着提高系统效能和功率密度，其在功率器件领域中具有较广的应用。
[0003]然而，随着沟槽深度的增加以及接触孔关键尺寸(critical dimension，CD)的减小，使有源区、控制栅结构和屏蔽栅结构的接触孔结构的深度差加剧，无法透过单次刻蚀形成前述的接触孔的结构，现有刻蚀工艺和刻蚀设备已无法满足前述刻蚀的关键尺寸控制及刻蚀选择比。

技术实现思路

[0004]根据前述，本申请提供一种半导体结构的制备方法，以解决控制栅结构和屏蔽栅结构的接触孔结构为不同尺寸等问题。
[0005]基于上述目的，本申请提供一种半导体结构的制备方法，包括步骤：形成第一沟槽、第二沟槽及第三本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：形成第一沟槽(T1)、第二沟槽(T2)及第三沟槽(T3)于衬底(10)，其中所述第一沟槽(T1)的尺寸、所述第二沟槽(T2)的尺寸及所述第三沟槽(T3)的尺寸彼此不同，所述第一沟槽(T1)及所述第二沟槽(T2)为由氧化层(20)所填充的屏蔽栅结构，所述第三沟槽(T3)为由所述氧化层(20)所填充的控制栅结构；形成层间介质层(50)于所述衬底(10)上；部份刻蚀所述层间介质层(50)及所述衬底(10)，形成第一接触孔(CH1)及第二接触孔(CH2)，其中所述第一接触孔(CH1)位于所述第一沟槽(T1)的一侧并贯穿所述层间介质层(50)和部份所述衬底(10)，所述第二接触孔(CH2)贯穿位于所述第二沟槽(T2)上的所述层间介质层(50)及部份所述第二沟槽(T2)，以暴露所述第二沟槽(T2)的栅极导体(40)，所述第二接触孔(CH2)的深度大于所述第一接触孔(CH1)的深度；以及部份刻蚀所述第三沟槽(T3)上的所述层间介质层(50)，形成第三接触孔(CH3)，其中所述第三接触孔(CH3)贯穿部份所述第三沟槽(T3)，以暴露所述第三沟槽(T3)的栅极导体(40)，所述第三接触孔(CH3)的深度大于所述第二接触孔(CH2)的深度。2.如权利要求1所述的半导体结构的制备方法，其特征在于，部份刻蚀所述层间介质层(50)及所述衬底(10)形成所述第一接触孔(CH1)及所述第二接触孔(CH2)的步骤包括：形成第一光阻层(60)于所述层间介质层(50)上，其中所述第一光阻层(60)具有第一开口(H1)及第二开口(H2)，所述第一开口(H1)对应所述第一沟槽(T1)的一侧的所述衬底(10)，所述第二开口(H2)对应所述第二沟槽(T2)；以所述第一光阻层(60)为基准，部份刻蚀所述层间介质层(50)及所述衬底(10)，形成所述第一接触孔(CH1)及所述...

【专利技术属性】
技术研发人员：陶余超，
申请(专利权)人：杭州富芯半导体有限公司，
类型：发明
国别省市：