共源共栅放大器制造技术

本发明专利技术提供了一种共源共栅放大器，包括信号输入模块，用于根据电源电压产生输入信号；交叉耦合模块，与信号输入模块电连接，用于根据输出信号形成内部正反馈；第一偏置模块，与交叉耦合模块电连接；第一支路模块，与第一偏置模块电连接；第二偏置模块，与交叉耦合模块电连接；第二支路模块，与第二偏置模块电连接；其中，第一偏置模块和第二偏置模块用于在输入共模反馈电压之后提供偏置，第一支路模块和第二支路模块用于提供大摆幅输出偏置，且第一支路模块和第二支路模块分别与信号输入模块电连接，信号输入模块还用于输出支路信号至第一支路模块和第二支路模块。本发明专利技术在单级放大器结构下，提高了电路的压摆率、增益和带宽。提高了电路的压摆率、增益和带宽。提高了电路的压摆率、增益和带宽。

【技术实现步骤摘要】
共源共栅放大器


[0001]本专利技术涉及集成电路设计
，尤其涉及一种共源共栅放大器。

技术介绍

[0002]跨导放大器广泛应用于模拟、数模混合信号芯片中，例如模数转换器(Analog
‑
to
‑
Digital Converter，ADC)、数模转换器(Digital to Analog Converter，DAC)、锁相环((Phase Locked Loop，PLL)等。例如在高精度ADC中，跨导放大器(operational transconductance amplifier，OTA)用来驱动大电容负载；在高速应用中，OTA需要在很短的时间内完成信号建立，并且还需要达到一定的精度。要满足这些要求，OTA需要具有很高的增益、单位增益带宽积、高压摆率。单极折叠共源共栅放大器同普通放大器相比，具有高增益、较大的信号输出摆幅和较高的增益带宽积，应用得十分广泛。但是在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺下，要在较低电源电压实现较高的增益、较短的建立时间和较高的信号建立精度，采用传统的折叠共源共栅放大器(Folded cascode amplifier，FCA)很难在达到高压摆率时满足高增益和高带宽的要求，这时就需要用到两级放大器，FCA作为第一级提供高增益，第二级在提供一定增益的情况下提供大的输出摆幅和驱动能力，但是两级放大器需要进行补偿以满足稳定性要求，就需要消耗很大的功耗和较大的面积开销，增大了功耗和电路面积。
[0003]因此，有必要提供一种新型的共源共栅放大器以解决现有技术中存在的上述问题。

技术实现思路

[0004]本专利技术的目的在于提供一种共源共栅放大器，在单级放大器结构下，提高了电路的压摆率、增益和带宽。
[0005]为实现上述目的，本专利技术的所述一种共源共栅放大器，包括：
[0006]信号输入模块，用于根据电源电压产生输入信号；
[0007]交叉耦合模块，与所述信号输入模块电连接，用于根据所述输入信号形成内部正反馈；
[0008]第一偏置模块，与所述交叉耦合模块电连接；
[0009]第一支路模块，与所述第一偏置模块电连接；
[0010]第二偏置模块，与所述交叉耦合模块电连接；
[0011]第二支路模块，与所述第二偏置模块电连接；
[0012]其中，所述第一偏置模块和所述第二偏置模块用于在输入共模反馈电压之后提供偏置，所述第一支路模块和所述第二支路模块用于提供大摆幅输出偏置，且所述第一支路模块和所述第二支路模块分别与所述信号输入模块电连接，所述信号输入模块还用于输出支路信号至所述第一支路模块和所述第二支路模块。
[0013]本专利技术所述共源共栅放大器的有益效果在于：本专利技术所述共源共栅放大器以单级
放大器为基本的结构，在内部增加第一支路模块和第二支路模块以有效增加小信号通路数量以形成小信号通路，从而有效提高了小信号建立速度，扩大了带宽，缩短了建立时间，而且交叉耦合模块在电路内部形成正反馈环路，提高了大信号压摆率，使电路增益得到提高。
[0014]可选的，所述信号输入模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管，所述第一PMOS管的源极接工作电压，所述第一PMOS管的漏极分别与所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极电连接，所述第一PMOS管的栅极接第一偏置电压，所述第二PMOS管的栅极和所述第三PMOS管的栅极均接第一输入电压，所述第四PMOS管和所述第五PMOS管均接第二输入电压。
[0015]可选的，所述第一支路模块包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述第六PMOS管的源极和所述第七PMOS管的源极均接工作电压，所述第六PMOS管的漏极与所述第八PMOS管的源极电连接，所述第七PMOS管的漏极与所述第九PMOS管的源极电连接，所述第六PMOS管的栅极和所述第七PMOS管的栅极均与所述第九PMOS管的漏极电连接，所述第八PMOS管的漏极与所述第一NMOS管的漏极作为第一输出端，所述第九PMOS管的漏极与所述第二NMOS管的漏极电连接，所述第一NMOS管的栅极和所述第二NMOS管的栅极接第二偏置电压，所述第八PMOS管的栅极和所述第九PMOS管的栅极均接第三偏置电压，所述第二NMOS管的源极与所述第三NMOS管的漏极电连接，所述第三NMOS管的栅极与所述第三PMOS管的漏极电连接，所述第一NMOS管的源极与所述第二PMOS管的漏极电连接；
[0016]所述第二支路模块包括第十PMOS管、第十一PMOS管、第十二PMOS管和第十三PMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第十PMOS管的源极和所述第十一PMOS管的源极均接工作电压，所述第十PMOS管的漏极与所述第十二PMOS管的源极电连接，所述第十一PMOS管的漏极与所述第十三PMOS管的源极电连接，所述第十PMOS管的栅极和所述第十一PMOS管的栅极均与所述第十二PMOS管的漏极电连接，所述第十二PMOS管的漏极与所述第四NMOS管的漏极电连接，所述第五NMOS管的源极与所述第五PMOS管的漏极电连接，所述第四NMOS管的栅极和所述第五NMOS管的栅极接第二偏置电压，所述第十二PMOS管的栅极与所述第十三PMOS管的栅极接第三偏置电压，所述第四NMOS管的源极与所述第六NMOS管的漏极电连接，所述第六NMOS管的栅极与所述第四PMOS管的漏极电连接，所述第十三PMOS管的漏极与所述第五NMOS管的漏极作为第二输出端。
[0017]可选的，所述交叉耦合模块包括第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，所述第七NMOS管的栅极和所述第八NMOS管的栅极接第二偏置电压，所述第七NMOS管的漏极与所述第三PMOS管的漏极电连接，所述第八NMOS管的漏极与所述第四PMOS管的漏极电连接，所述第七NMOS管的源极与所述第九NMOS管的漏极电连接，所述第八NMOS管的源极与所述第十NMOS管的漏极电连接，所述第九NMOS管的源极和所述第十NMOS管的源极均接地。
[0018]可选的，所述第一偏置模块包括第十一NMOS管、第十二NMOS管、第十三NMOS管和第十四NMOS管，所述第十一NMOS管的漏极与所述第四PMOS管的漏极电连接，所述第十一NMOS管的栅极接第二偏置电压，所述第十一NMOS管的源极与所述第十四NMOS管的漏极电连接，所述第十四NMOS管的栅极、所述第九NMOS管的栅极、所述第十三NMOS管的栅极均与所述第十一NMOS管的漏极电连接，所述第十二NMOS管的漏极、所述第十三NMOS管的漏极均与所述第二PMOS管的漏极电连接，所述第十二NMOS管的源极、所述第十三NMOS管的源极和所述第
十四NMOS管的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种共源共栅放大器，其特征在于，包括：信号输入模块，用于根据电源电压产生输入信号；交叉耦合模块，与所述信号输入模块电连接，用于根据所述输入信号形成内部正反馈；第一偏置模块，与所述交叉耦合模块的一个输入端电连接；第一支路模块，与所述第一偏置模块电连接；第二偏置模块，与所述交叉耦合模块的另一个电连；第二支路模块，与所述第二偏置模块电连接；其中，所述第一偏置模块和所述第二偏置模块用于在输入共模反馈电压之后提供偏置，所述第一支路模块和所述第二支路模块用于提供大摆幅输出偏置，且所述第一支路模块和所述第二支路模块分别与所述信号输入模块电连接，所述信号输入模块还用于输出支路信号至所述第一支路模块和所述第二支路模块。2.根据权利要求1所述的共源共栅放大器，其特征在于，所述信号输入模块包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管，所述第一PMOS管的源极接工作电压，所述第一PMOS管的漏极分别与所述第二PMOS管的源极、所述第三PMOS管的源极、所述第四PMOS管的源极、所述第五PMOS管的源极电连接，所述第一PMOS管的栅极接第一偏置电压，所述第二PMOS管的栅极和所述第三PMOS管的栅极均接第一输入电压，所述第四PMOS管的栅极和所述第五PMOS管的栅极均接第二输入电压。3.根据权利要求2所述的共源共栅放大器，其特征在于，所述第一支路模块包括第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述第六PMOS管的源极和所述第七PMOS管的源极均接工作电压，所述第六PMOS管的漏极与所述第八PMOS管的源极电连接，所述第七PMOS管的漏极与所述第九PMOS管的源极电连接，所述第六PMOS管的栅极和所述第七PMOS管的栅极均与所述第九PMOS管的漏极电连接，所述第八PMOS管的漏极与所述第一NMOS管的漏极作为第一输出端，所述第九PMOS管的漏极与所述第二NMOS管的漏极电连接，所述第一NMOS管的栅极和所述第二NMOS管的栅极接第二偏置电压，所述第八PMOS管的栅极和所述第九PMOS管的栅极均接第三偏置电压，所述第二NMOS管的源极与所述第三NMOS管的漏极电连接，所述第三NMOS管的栅极与所述第三PMOS管的漏极电连接，所述第一NMOS管的源极与所述第二PMOS管的漏极电连接；所述第二支路模块包括第十PMOS管、第十一PMOS管、第十二PMOS管和第十三PMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第十PMOS管的源极和所述第十一PMOS管的源极均接工作电压，所述第十PMOS管的漏极与所述第十二PMOS管的源极电连接，所述第十一PMOS管的漏极与所述第十三PMOS管的源极电连接，所...

【专利技术属性】
技术研发人员：王勇，蔡化，陈飞，
申请(专利权)人：成都微光集电科技有限公司，
类型：发明
国别省市：