一种基于掩膜切割部署的质量图引导相位展开方法技术

本发明专利技术涉及三维重建技术领域，具体涉及一种基于掩膜切割部署的质量图引导相位展开方法，利用包裹相位图的相位导数方差作为初始相位质量图，并根据初始相位质量图生成残差点分布图，再结合两者生成掩模切割线，将掩膜切割部署引入质量图引导算法中，生成新的质量图以避免不连续区域与噪声对相位展开的影响，并且能够在保证相位展开准确率的前提下，缩短相位展开过程的时间，具有较好的噪声免疫性,能处理轮廓特征复杂的相位展开问题。理轮廓特征复杂的相位展开问题。理轮廓特征复杂的相位展开问题。

【技术实现步骤摘要】
一种基于掩膜切割部署的质量图引导相位展开方法


[0001]本专利技术涉及三维重建
，具体涉及一种基于掩膜切割部署的质量图引导相位展开方法。

技术介绍

[0002]相位展开是光栅投影三维重建、光学干涉测量、干涉合成孔径雷达、自适应光学、固体物理和医学磁共振图像处理等领域的研究热点之一，这些领域中，研究对象的信息以相位表示，相位通过反正切函数计算得到，被包裹在的主值区间内，需利用相位展开技术重建研究对象对应的真实相位。由于轮廓不连续、噪声、条纹欠采样等因素，相位展开较为困难。为此，人们提出了多种相位展开方法，其中应用最广泛的是路径积分方法。
[0003]路径积分方法通过沿一定的路径对包裹相位图积分，来重建真实的相位轮廓，具体又可分为三个子类：路径相关方法、分支阻断方法和质量导引方法。路径相关方法使用预先确定的积分路径，如逐行、逐列或螺旋线方式扫描整个包裹相位图；分支阻断方法把包裹相位图中的残差点以分支互连来平衡残差极性，并使积分路径不通过分支，在分支以外的区域按任意路径进行相位展开；质量导引方法使用一个表征包裹相位质量的质量图来引导相位展开。它先从相位图中质量最高的像素开始，按相位质量由高到低的次序逐步对相位图进行路径积分。
[0004]1996年Flynn提出了一种新的分支阻断算法，称之为掩膜切割算法。它利用质量图设置分支，从残差点周围质量最低的点开始生长分支，使分支尽可能地处于低质量区域，在平衡所有残差点后，在分支以外的区域按任意路径进行相位展开。然而掩膜阻断算法存在固有的缺陷，在实际应用中会出现信噪比低、轮廓不连续几何特征复杂的技术问题。

技术实现思路

[0005]本专利技术的目的在于提供一种基于掩膜切割部署的质量图引导相位展开方法，旨在解决掩膜阻断算法在实际应用中存在的信噪比低、轮廓不连续几何特征复杂的技术问题，并加快质量图引导算法的相位展开速度。
[0006]为实现上述目的，本专利技术提供了一种基于掩膜切割部署的质量图引导相位展开方法，包括下列步骤：
[0007]制作初始相位质量图，并生成残差点分布图；
[0008]基于所述初始相位质量图和所述残差点分布图生成掩模切割线；
[0009]平衡设置所述掩模切割线，将所述初始相位质量图转化生成新质量图；
[0010]新质量图引导相位展开。
[0011]其中，在制作初始相位质量图，并生成残差点分布图的过程中，利用包裹相位图的相位导数方差作为初始相位质量图，并根据所述初始相位质量图生成残差点分布图。
[0012]其中，在包裹相位中循环遍历计算最小路径的相位差环路积分，利用理想状态下相位差环路积分一定等于零的特性找到残差点。
[0013]其中，基于所述初始相位质量图和所述残差点分布图生成掩模切割线，包括下列步骤：
[0014]从残点开始，将残点附近的四个像素点放入队列，将队列中质量最低的点作为掩模切割线上的新生形成点，作为种子点；
[0015]将相邻的四个像素点放入队列中，将质量最低的点作为新生的种子点掩模相切，并作为种子点；
[0016]循环以上步骤，直到掩模切割线包含相同数量的正、负残差点，或将掩模切割线连接到图像边界。
[0017]其中，将所述初始相位质量图转化生成新质量图的过程，具体为将所述初始相位质量图对应所述掩膜切割线中的像素的质量值设置为最低，其余位置的质量值保持不变，得到新质量图。
[0018]其中，在新质量图引导相位展开的过程中，首先从所述新质量图中质量最高的点出发，通过加上2π的整数倍来展开与该点相邻的点，并把它们放入一个队列中，取队列中质量最高的点作为种子点，展开与其相邻的点，再把种子点与相邻的点放入队列中并按质量高低对队列重新排序，取队列中质量最高的点作为新的种子点，反复操作直至队列为空完成整个路径积分过程。
[0019]本专利技术提供了一种基于掩膜切割部署的质量图引导相位展开方法，利用包裹相位图的相位导数方差作为初始相位质量图，并根据初始相位质量图生成残差点分布图，再结合两者生成掩模切割线，将掩膜切割部署引入质量图引导算法中，生成新的质量图以避免不连续区域与噪声对相位展开的影响，并且能够在保证相位展开准确率的前提下，缩短相位展开过程的时间，具有较好的噪声免疫性,能处理轮廓特征复杂的相位展开问题。
附图说明
[0020]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1是本专利技术的一种基于掩膜切割部署的质量图引导相位展开方法的流程示意图。
[0022]图2是本专利技术的一种基于非线性用电负荷的电表台区识别方法计算相位差的环路积分流程示意图。
[0023]图3是本专利技术的掩模切割的生成过程示意图。
[0024]图4是本专利技术中的初始相位质量图与新质量图比较图。
[0025]图5是本专利技术中的相位展开过程及对应的队列示意图。
[0026]图6是本专利技术的具体实施例的尺寸为10
×
10的加噪包裹相位图相位展开过程示意图。
具体实施方式
[0027]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终
相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。
[0028]请参阅图1，本专利技术提出了一种基于掩膜切割部署的质量图引导相位展开方法，包括下列步骤：
[0029]S1：制作初始相位质量图，并生成残差点分布图；
[0030]S2：基于所述初始相位质量图和所述残差点分布图生成掩模切割线；
[0031]S3：平衡设置所述掩模切割线，将所述初始相位质量图转化生成新质量图；
[0032]S4：新质量图引导相位展开。
[0033]以下结合具体实施步骤作进一步说明：
[0034]步骤S1：制作初始相位质量图，并生成残差点分布图。利用包裹相位图的相位导数方差作为初始相位质量图，并根据初始相位质量图生成残差点的分布图。
[0035]具体的，相位导数方差的计算公式如下所示：
[0036][0037]其中，N为窗口大小，X(x,y)和Y(x,y)为窗口中每个点X和Y方向的相位导数，A(x,y)和B(x,y)分别为窗口中X和Y方向的相位导数平均值。
[0038]利用理想状态下相位差环路积分一定等于零的特性找到残差点，残差点的存在会导致相位差的环路积分不为零。在包裹相位中循环遍历计算最小路径的相位差环路积分，具体如图2所示：
[0039]其中，
[0040]Δ1＝W{ψ(m+1,n)
‑
ψ(m,n)}
[0041]Δ2＝W{ψ(m+1,n本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于掩膜切割部署的质量图引导相位展开方法，其特征在于，包括下列步骤：制作初始相位质量图，并生成残差点分布图；基于所述初始相位质量图和所述残差点分布图生成掩模切割线；平衡设置所述掩模切割线，将所述初始相位质量图转化生成新质量图；新质量图引导相位展开。2.如权利要求1所述的基于掩膜切割部署的质量图引导相位展开方法，其特征在于，在制作初始相位质量图，并生成残差点分布图的过程中，利用包裹相位图的相位导数方差作为初始相位质量图，并根据所述初始相位质量图生成残差点分布图。3.如权利要求2所述的基于掩膜切割部署的质量图引导相位展开方法，其特征在于，在包裹相位中循环遍历计算最小路径的相位差环路积分，利用理想状态下相位差环路积分一定等于零的特性找到残差点。4.如权利要求1所述的基于掩膜切割部署的质量图引导相位展开方法，其特征在于，基于所述初始相位质量图和所述残差点分布图生成掩模切割线，包括下列步骤：从残点开始，将残点附近的四个像素点放入队列，将队列中质量最低...

【专利技术属性】
技术研发人员：马峻，董明昊，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：