多芯片间的存储控制电路制造技术

本申请涉及一种多芯片间的存储控制电路，通过将多个处理芯片均与存储芯片连接，通过多个处理芯片之间的通用输入输出接口相互传输指示信号，完成多个处理芯片对存储芯片的访问权限控制，能够保证多个处理芯片合理有序的共用一个存储芯片，实现一个存储芯片为多个处理芯片提供数据，在进行芯片封装时能够只采用一个封装基板，且由于多个处理芯片共用一个存储芯片，能够减少封装基板上封装芯片的数量，在保证提供同等功能的情况下，减小封装体积。减小封装体积。减小封装体积。

【技术实现步骤摘要】
多芯片间的存储控制电路


[0001]本申请涉及通信
，特别是涉及一种多芯片间的存储控制电路。

技术介绍

[0002]随着无线技术的发展，越来越多的片外通信设备支持蓝牙功能。在传统助听器中增加蓝牙芯片，使得助听器具有蓝牙传输功能，智能设备中的音频数据能够通过蓝牙技术传输至助听器中，保障助听器接收到的音频数据的准确性。在蓝牙助听器中，由于数字信号处理芯片和蓝牙芯片内部不具有存储器，无法直接存储算法程序，均需要片外存储单元来放置程序和应用，因此，在相关技术中，蓝牙助听器具有4个芯片裸片，数字信号处理芯片裸片和蓝牙芯片裸片均具有对应FLASH内存。在助听器进行封装时，数字信号处理芯片裸片与对应的FLASH内存裸片进行一次封装，蓝牙芯片裸片与对应的FLASH内存裸片进行一次封装，然后整体再进行第三次封装，造成蓝牙助听器的体积偏大，不便于患者使用。

技术实现思路

[0003]基于此，有必要针对上述技术问题，本申请提供一种体积小且封装成本低的多芯片间的存储控制电路，包括：
[0004]存储芯片；
[0005]第一处理芯片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多芯片间的存储控制电路，其特征在于，包括：存储芯片；第一处理芯片和第二处理芯片，所述第一处理芯片的通用输入输出接口与所述第二处理芯片的通用输入输出接口相连接；第一控制单元，所述第一控制单元连接于所述第一处理芯片的串行外设输出接口与所述存储芯片的串行外设输入接口之间；以及第二控制单元，所述第二控制单元连接于所述第二处理芯片的串行外设输出接口与所述存储芯片的串行外设输入接口之间；所述存储芯片的串行外设输出接口分别与所述第一处理芯片和所述第二处理芯片的串行外设输入接口连接。2.根据权利要求1所述的电路，其特征在于，所述第一控制单元用于通过所述第一处理芯片的通用输入输出接口与所述第二处理芯片的通用输入输出接口之间互相传输的指示信号，控制所述第一处理芯片的串行外设输出接口与所述存储芯片的串行外设输入接口间的通路连接状态；所述第二控制单元用于通过所述第一处理芯片的通用输入输出接口与所述第二处理芯片的通用输入输出接口之间互相传输的指示信号，控制所述第二处理芯片的串行外设输出接口与所述存储芯片的串行外设输入接口间的通路连接状态。3.根据权利要求1所述的电路，其特征在于，所述第一控制单元包括第一类三态缓冲器，所述第二控制单元包括第二类三态缓冲器；所述第一类三态缓冲器的输入端与所述第一处理芯片的串行外设输出接口连接，所述第一类三态缓冲器的使能端与所述第一处理芯片的通用输入输出接口连接，所述第一类三态缓冲器的输出端与所述存储芯片的串行外设输入接口连接；所述第二类三态缓冲器的输入端与所述第二处理芯片的串行外设输出接口连接，所述第二类三态缓冲器的使能端与所述第二处理芯片的通用输入输出接口连接，所述第二类三态缓冲器的输出端与所述存储芯片的串行外设输入接口连接；其中，在所述第一处理芯片的通用输入输出接口向所述第二处理芯片的通用输入输出接口传输第一类指示信号的情况下，所述第一类三态缓冲器处于导通状态，所述第二类三态缓冲器处于阻断状态；在所述第一处理芯片的通用输入输出接口向所述第二处理芯片的通用输入输出接口传输第二类指示信号的情况下，所述第一类三态缓冲器处于阻断状态，所述第二类三态缓冲器处于导通状态。4.根据权利要求3所述的电路，其特征在于，还包括：两个非门，所述两个非门串行连接于所述第一类三态缓冲器的使能端与所述第一...

【专利技术属性】
技术研发人员：蒋忠平，
申请(专利权)人：上海联影微电子科技有限公司，
类型：发明
国别省市：