【技术实现步骤摘要】
CMOS反相器和电子器件
[0001]本公开属于半导体
,本公开尤其涉及一种CMOS反相器和电子器件。
技术介绍
[0002]半导体型碳纳米管具有高载流子迁移率、极低的本征电容、超高热导率、易于三维异质集成等一系列优点,是构建新一代高速、低功耗CMOS技术的理想沟道材料。然而,碳纳米管材料的载流子有效质量低、禁带宽度窄(直径1.3nm的半导体型碳纳米管对应的带隙仅为0.5eV~0.6eV),在栅极施加的强电场作用下,碳纳米管场效应晶体管的漏电极容易发生量子隧穿效应,导致碳纳米管常规顶栅CMOS反相器存在较大的静态功耗,新造成碳纳米管CMOS数字电路的关态电流与静态功耗较高。
[0003]因此,需要采用新型器件结构以抑制栅致漏电极的反向漏电流,从而降低碳纳米管CMOS数字电路的关态电流与静态功耗。
技术实现思路
[0004]为了解决上述技术问题中的至少一个,本公开提供了一种CMOS反相器和电子器件。
[0005]根据本公开的第一方面,提供了一种CMOS反相器,包括:
[0006]N
【技术保护点】
【技术特征摘要】
1.一种CMOS反相器,其特征在于,包括:NMOS晶体管;PMOS晶体管;所述NMOS晶体管与所述PMOS晶体管均采用背面双栅结构,所述背面双栅结构包括第一背栅电极和第二背栅电极;其中,所述NMOS晶体管的源电极形成CMOS反相器的低电位端,所述PMOS晶体管的源电极形成所述CMOS反相器的高电位端,所述NMOS晶体管的漏电极和所述PMOS晶体管的漏电极连通形成所述CMOS反相器的输出端,所述NMOS晶体管的第一背栅电极和所述PMOS晶体管的第一背栅电极连通形成所述CMOS反相器的输入端,所述NMOS晶体管的第二背栅电极连通至所述CMOS反相器的高电位端,所述PMOS晶体管的第二背栅电极连通至所述CMOS反相器的低电位端。2.根据权利要求1所述的CMOS反相器,其特征在于,所述NMOS晶体管与所述PMOS晶体管共用同一碳纳米管有源层作为沟道层;所述NMOS晶体管与所述PMOS晶体管共用同一栅介质层;所述NMOS晶体管的背面双栅结构与所述PMOS晶体管的背面双栅结构并排形成于所述碳纳米管有源层与所述栅介质层的下方。3.根据权利要求1或2所述的CMOS反相器,其特征在于,所述NMOS晶体管的第一背栅电极临近所述NMOS晶体管的源电极,所述NMOS晶体管的第一背栅电极用于控制所述NMOS晶体管的开启与关断。4.根据权利要求1或2所述的CMOS...
【专利技术属性】
技术研发人员:刘洪刚,司佳,张志勇,
申请(专利权)人:北京华碳元芯电子科技有限责任公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。