CMOS反相器和电子器件制造技术

本公开提供了一种CMOS反相器和电子器件。本公开的CMOS反相器可以包括NMOS晶体管和PMOS晶体管，所述NMOS晶体管与所述PMOS晶体管均采用背面双栅结构，NMOS晶体管和PMOS晶体管通过电连接形成所述CMOS反相器。本公开实施例的CMOS反相器能够大幅度降低碳纳米管数字电路的关态电流和静态功耗。路的关态电流和静态功耗。路的关态电流和静态功耗。

【技术实现步骤摘要】
CMOS反相器和电子器件


[0001]本公开属于半导体
，本公开尤其涉及一种CMOS反相器和电子器件。

技术介绍

[0002]半导体型碳纳米管具有高载流子迁移率、极低的本征电容、超高热导率、易于三维异质集成等一系列优点，是构建新一代高速、低功耗CMOS技术的理想沟道材料。然而，碳纳米管材料的载流子有效质量低、禁带宽度窄(直径1.3nm的半导体型碳纳米管对应的带隙仅为0.5eV～0.6eV)，在栅极施加的强电场作用下，碳纳米管场效应晶体管的漏电极容易发生量子隧穿效应，导致碳纳米管常规顶栅CMOS反相器存在较大的静态功耗，新造成碳纳米管CMOS数字电路的关态电流与静态功耗较高。
[0003]因此，需要采用新型器件结构以抑制栅致漏电极的反向漏电流，从而降低碳纳米管CMOS数字电路的关态电流与静态功耗。

技术实现思路

[0004]为了解决上述技术问题中的至少一个，本公开提供了一种CMOS反相器和电子器件。
[0005]根据本公开的第一方面，提供了一种CMOS反相器，包括：
[0006]NMOS晶体管；
[0007]PMOS晶体管；
[0008]所述NMOS晶体管与所述PMOS晶体管均采用背面双栅结构，所述背面双栅结构包括第一背栅电极和第二背栅电极；
[0009]其中，所述NMOS晶体管的源电极形成CMOS反相器的低电位端，所述PMOS晶体管的源电极形成所述CMOS反相器的高电位端，所述NMOS晶体管的漏电极和所述PMOS晶体管的漏电极连通形成所述CMOS反相器的输出端，所述NMOS晶体管的第一背栅电极和所述PMOS晶体管的第一背栅电极连通形成所述CMOS反相器的输入端，所述NMOS晶体管的第二背栅电极连通至所述CMOS反相器的高电位端，所述PMOS晶体管的第二背栅电极连通至所述CMOS反相器的低电位端。
[0010]本公开的第一方面的一些可能的实现方式中，所述NMOS晶体管与所述PMOS晶体管共用同一碳纳米管有源层作为沟道层；所述NMOS晶体管与所述PMOS晶体管共用同一栅介质层；所述NMOS晶体管的背面双栅结构与所述PMOS晶体管的背面双栅结构并排形成于所述碳纳米管有源层与所述栅介质层的下方。
[0011]本公开的第一方面的一些可能的实现方式中，所述NMOS晶体管的第一背栅电极临近所述NMOS晶体管的源电极，所述NMOS晶体管的第一背栅电极用于控制所述NMOS晶体管的开启与关断。
[0012]本公开的第一方面的一些可能的实现方式中，所述NMOS晶体管的第二背栅电极临近所述NMOS晶体管的漏电极，所述NMOS晶体管的第二背栅电极用于抑制所述NMOS晶体管的
栅致漏电极泄漏电流。
[0013]本公开的第一方面的一些可能的实现方式中，所述NMOS晶体管的第二背栅电极通过互连引线连通至所述反相器的高电位端。
[0014]本公开的第一方面的一些可能的实现方式中，所述PMOS晶体管的第一背栅电极临近所述PMOS晶体管的源电极，所述PMOS晶体管的第一背栅电极用于控制所述PMOS晶体管的开启与关断。
[0015]本公开的第一方面的一些可能的实现方式中，所述PMOS晶体管的第二背栅电极临近所述PMOS晶体管的漏电极，所述PMOS晶体管的第二背栅电极用于抑制所述PMOS晶体管的栅致漏电极泄漏电流。
[0016]本公开的第一方面的一些可能的实现方式中，所述PMOS晶体管的第二背栅电极通过互连引线连通至所述反相器的低电位端。
[0017]根据本公开的第二方面提供了一种电子器件，包括至少一个上述的CMOS反相器。
[0018]本公开的第二方面的一些可能的实现方式中，所述电子器件包括多个所述CMOS反相器时，多个所述CMOS反相器的输入端与输出端首尾相连，多个所述CMOS反相器的高电位端并联并连接至电源电压，多个所述CMOS反相器的低电位端并联并连接至接地端。
[0019]本公开实施例中，CMOS反相器中的NMOS晶体管与PMOS晶体管采用背面双栅结构，可以有效抑制碳纳米管场效应晶体管的栅致漏极泄漏效应。与常规碳纳米管顶栅自对准场效应晶体管相比，本公开实施例的CMOS反相器能将关态电流和栅致漏电极泄漏电流降低2～3个数量级，静态功耗可以降低3个数量级以上，能够大幅度降低碳纳米管数字电路的关态电流和静态功耗，从而有效提高了碳基数字电路的能效，极大地提升了碳纳米管数字集成电路的能效与应用潜力，具有显著的技术进步与经济效益。
附图说明
[0020]附图示出了本公开的示例性实施方式，并与其说明一起用于解释本公开的原理，其中包括了这些附图以提供对本公开的进一步理解，并且附图包括在本说明书中并构成本说明书的一部分。
[0021]图1是根据本公开的一些实施方式的CMOS反相器的结构示意图。
[0022]图2是本公开的一些实施方式的CMOS反相器与常规CMOS反相器的功耗测试结果对比示意图。
[0023]图3是根据本公开的一些实施方式的包含多个CMOS反相器的电子器件的结构示意图。
[0024]附图标记说明
[0025]100 CMOS反相器
[0026]101 NMOS晶体管
[0027]102 PMOS晶体管
[0028]103 NMOS晶体管的源电极
[0029]104 NMOS晶体管的漏电极
[0030]105 PMOS晶体管的漏电极
[0031]106 PMOS晶体管的源电极
[0032]107 NMOS晶体管的漏电极的第一背栅电极
[0033]108 NMOS晶体管的漏电极的第二背栅电极
[0034]109 PMOS晶体管的漏电极的第一背栅电极
[0035]110 PMOS晶体管的漏电极的第二背栅电极
[0036]111 CMOS反相器的输入端
[0037]112 CMOS反相器的输出端
[0038]113 CMOS反相器的低电位端
[0039]114 CMOS反相器的高电位端
[0040]115 PMOS晶体管的漏电极的第二背栅电极与CMOS反相器低电位端间的互连引线
[0041]116 NMOS晶体管的漏电极的第二背栅电极与CMOS反相器高电位端间的互连引线
[0042]200 电子器件
具体实施方式
[0043]下面结合附图和实施方式对本公开作进一步的详细说明。可以理解的是，此处所描述的具体实施方式仅用于解释相关内容，而非对本公开的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本公开相关的部分。
[0044]需要说明的是，在不冲突的情况下，本公开中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本公开的技术方案。
[0045]除非另有说明，否则示出的示例性实施方式/实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征。因此，除非另本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CMOS反相器，其特征在于，包括：NMOS晶体管；PMOS晶体管；所述NMOS晶体管与所述PMOS晶体管均采用背面双栅结构，所述背面双栅结构包括第一背栅电极和第二背栅电极；其中，所述NMOS晶体管的源电极形成CMOS反相器的低电位端，所述PMOS晶体管的源电极形成所述CMOS反相器的高电位端，所述NMOS晶体管的漏电极和所述PMOS晶体管的漏电极连通形成所述CMOS反相器的输出端，所述NMOS晶体管的第一背栅电极和所述PMOS晶体管的第一背栅电极连通形成所述CMOS反相器的输入端，所述NMOS晶体管的第二背栅电极连通至所述CMOS反相器的高电位端，所述PMOS晶体管的第二背栅电极连通至所述CMOS反相器的低电位端。2.根据权利要求1所述的CMOS反相器，其特征在于，所述NMOS晶体管与所述PMOS晶体管共用同一碳纳米管有源层作为沟道层；所述NMOS晶体管与所述PMOS晶体管共用同一栅介质层；所述NMOS晶体管的背面双栅结构与所述PMOS晶体管的背面双栅结构并排形成于所述碳纳米管有源层与所述栅介质层的下方。3.根据权利要求1或2所述的CMOS反相器，其特征在于，所述NMOS晶体管的第一背栅电极临近所述NMOS晶体管的源电极，所述NMOS晶体管的第一背栅电极用于控制所述NMOS晶体管的开启与关断。4.根据权利要求1或2所述的CMOS...

【专利技术属性】
技术研发人员：刘洪刚，司佳，张志勇，
申请(专利权)人：北京华碳元芯电子科技有限责任公司，
类型：发明
国别省市：