测试封装模组、SiP芯片测试设备及其系统技术方案

本实用新型专利技术公开一种测试封装模组、SiP芯片测试设备及其系统，其中，测试封装模组包括：基板，基板上设有多个第一触点，各第一触点间隔设置，相邻两第一触点之间连接有一路电阻电路。本实用新型专利技术技术方案可使得SiP芯片测试机对SiP封装芯片进行有效的扎针测试。对SiP封装芯片进行有效的扎针测试。对SiP封装芯片进行有效的扎针测试。

【技术实现步骤摘要】
测试封装模组、SiP芯片测试设备及其系统


[0001]本技术涉及芯片测试
，特别涉及一种测试封装模组、SiP芯片测试设备及其系统。

技术介绍

[0002]目前，需要在出货前采用测试机对封装好的SiP(System In a Package，系统级封装)封装芯片进行扎针测试，但随着SiP封装芯片的触点之间的间距越来越小，往往存在测试机无法对SiP封装芯片进行有效扎针测试的问题。

技术实现思路

[0003]本技术的主要目的是提供一种测试封装模组，旨在解决SiP芯片测试机无法对SiP封装芯片进行有效扎针测试的问题。
[0004]为实现上述目的，本技术提出的测试封装模组，用于SiP芯片测试系统，所述SiP芯片测试系统包括SiP芯片测试机，所述SiP芯片测试机包括多个探针，所述测试封装模组包括：
[0005]基板，所述基板上设有多个第一触点，各所述第一触点间隔设置，相邻两所述第一触点之间连接有一路电阻电路。
[0006]可选地，所述基板上还设有多个第二触点，多个所述第一触点和多个所述第二触点组成触点阵列，各所述第一触点位于所述触点阵列的第一行，一个所述第一触点和至少一个所述第二触点组成一列，每一列中的第一触点和各所述第二触点串联连接。
[0007]可选地，各所述第一触点和各所述第二触点为球型触点。
[0008]可选地，各所述第一触点串联连接，以组成第一串联触点支路。
[0009]可选地，所述基板的各边沿对应的第一触点数量相等。
[0010]可选地，每一所述基板的边沿对应的第一触点数量相等。
[0011]可选地，所述第一触点为管脚。
[0012]可选地，每一所述电阻电路的阻值相等。
[0013]本技术还提出一种SiP芯片测试设备，所述SiP芯片测试系统包括：
[0014]SiP芯片测试机，包括多个探针；以及，
[0015]如上述的测试封装模组，测试封装模组用于与所述SiP芯片测试机的多个探针电连接，以对所述SiP芯片测试机进行测试。
[0016]本技术还提出一种SiP芯片测试系统，所述SiP芯片测试系统包括：
[0017]上位机；以及，
[0018]如上述SiP芯片测试设备，所述SiP芯片测试设备与所述上位机通信连接。
[0019]本技术技术方案通过采用在基板上设有多个彼此间隔设置的第一触点，并通过使相邻两第一触点之间连接有一路电阻电路。本技术测试封装模组通过利用测试封装模组上的触点，检测SiP芯片测试机的测试触点间距，即可提前对测试机的测试触点间距
进行验证，从而可有效避免测试触点间距小于或者大于SiP封装芯片的实际触点间距的情况，进而解决了SiP芯片测试机无法对SiP封装芯片进行有效扎针测试的问题。
附图说明
[0020]为了更清楚地说明本技术实施例或现有技术中的技术方案，下表面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下表面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0021]图1为本技术测试封装模组一实施例的模块示意图；
[0022]图2为本技术测试封装模组另一实施例的结构示意图；
[0023]图3为本技术测试封装模组又一实施例的结构示意图。
[0024]附图标号说明：
[0025][0026][0027]本技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
[0028]下表面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0029]另外，在本技术中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本技术要求的保护范围之内。
[0030]本技术提出一种测试封装模组，可应用于SiP芯片测试系统。
[0031]SiP芯片测试系统可包括SiP芯片测试机，SiP芯片测试机包括多个探针，多个探针用于通过输出电流至SiP芯片的触点，以经SiP芯片内部封装的电子器件形成电流回路，从而实现对SiP芯片的扎针检测。但由于无法提前验证测试机的测试触点间距，即探针之间的最小间距，因而当SiP封装芯片封装完成之后，往往会出现测试机的测试触点间距小于或者大于SiP封装芯片的实际触点间距，从而无法有效的对SiP封装芯片进行扎针测试。
[0032]针对上述问题，参照图1至图3，在一实施例中，所述测试封装模组包括：
[0033]基板10，所述基板10上设有多个第一触点20，各所述第一触点20间隔设置，相邻两
所述第一触点20之间连接有一路电阻电路30。
[0034]本实施例中，基板10可为印刷电路板或封装基板10，该基板10的材质可为普通印刷电路板或封装基板10的材质。基板10用于为其上的第一触点20和电阻电路30提供基础支撑。基板10可具有相对的第一表面和第二表面，其中一表面上可依次排列设有多个第一触点20和多路电阻电路30，本说明书以设有第一触点20的为基板10的第一表面进行解释说明。
[0035]其中，多个第一触点20彼此之间可隔预设距离设置，任意两相邻第一触点20之间的间隔距离可相等或者不相等，例如：多个第一触点20之间的间隔距离可依次减小，或者依次增大，在此不做赘述。任意相邻两第一触点20之间可连接有一路电阻电路30，各电阻电路30的阻值同样可相等或者不等，在此同样不做赘述。简而言之，电阻电路30的数量可比第一触点20的数量少一。如此，可通过将本申请方案的测试封装模组放置于SiP芯片测试机上，且可将基板10的第一表面朝向探针，以在后续SiP芯片测试机控制探针与第一表面接触时，SiP芯片测试机可通过探针向第一表面注入测试电流，并可通过其他探针接收第一表面的反馈电流，从而以根据测试电流和反馈电流确定的两探针 (注入测试电流的探针和接收反馈电流的探针，以下为简化表述，分别用“注入探针”和“反馈探针”来表示)之间的电阻值，进而以确定SiP芯片测试机的测试触点间距。
[0036]在此举证一具体实施例，以对本申请方案进行解释说明。本实施例中，测试封装模组中设有5个第一触点20，5个第一触点20直线排列以形成一第一触点20行，且5个第一触本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试封装模组，用于SiP芯片测试系统，所述SiP芯片测试系统包括SiP芯片测试机，所述SiP芯片测试机包括多个探针，其特征在于，所述测试封装模组包括：基板，所述基板上设有多个第一触点，各所述第一触点间隔设置，相邻两所述第一触点之间连接有一路电阻电路。2.如权利要求1所述的测试封装模组，其特征在于，所述基板上还设有多个第二触点，多个所述第一触点和多个所述第二触点组成触点阵列，各所述第一触点位于所述触点阵列的第一行，一个所述第一触点和至少一个所述第二触点组成一列，每一列中的第一触点和各所述第二触点串联连接。3.如权利要求2所述的测试封装模组，其特征在于，各所述第一触点和各所述第二触点为球型触点。4.如权利要求1所述的测试封装模组，其特征在于，各所述第一触点串联连接，以组成第一串联触点支路。5.如权利要求4所述的测试封装模组，其特征在于，所...

【专利技术属性】
技术研发人员：周玉洁，陶源，王德信，王伟，
申请(专利权)人：青岛歌尔智能传感器有限公司，
类型：新型
国别省市：