一种降低负压和高温漏电对带隙基准电压影响的芯片制造技术

一种降低负压和高温漏电对带隙基准电压影响的芯片，其中，所述芯片中包括第一双极型晶体管、第二双极性晶体管和多个冗余管；其中，所述第一双极型晶体管由所述芯片中一个NPN结构构成；所述第二双极型晶体管由所述芯片中多个NPN结构构成；所述多个冗余管中的每个由所述芯片中的一个NPN结构构成，且构成所述冗余管的所述NPN结构的数量为所述第二双极型晶体管中单位个数与第一双极型晶体管中单位个数之差。本发明专利技术代价小、效果好，能够确保负压和高温情况下带隙基准源的精确性能。温情况下带隙基准源的精确性能。温情况下带隙基准源的精确性能。

【技术实现步骤摘要】
一种降低负压和高温漏电对带隙基准电压影响的芯片


[0001]本专利技术涉及集成电路，更具体地，涉及一种降低负压和高温漏电对带隙基准电压影响的芯片。

技术介绍

[0002]目前，在许多芯片的输出端口上会检测到负压存在。例如，当许多电机驱动芯片在执行续流工作的过程中，其输出端口都常常被检测到负压。芯片端口的负压会引起很多问题。
[0003]例如，在P型衬底的芯片中，会有部分的元件设置于N型埋层和深N阱的内部，当芯片端口设置于深N阱和N型埋层上，且芯片的P型衬底电位为0，其他的N型埋层和深N阱组成的结构接入了正向电压，则此时两个NBL/NW(N 型埋层与深N阱，N+Buried Layer/N
‑
Well)结构以及P型衬底之间将形成一个导通的NPN三极管。当该NPN三极管导通时，就会导致接入了正向电压的NBL/NW 结构发生漏电。具体来说，该漏电与两个NBL/NW之间的距离、面积、掺杂浓度等参数密切相关，当距离靠近、面积较大时就会造成较为严重的漏电。这样的漏电会影响到芯片内电路的正常工作，导致芯片性能的异常。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低负压和高温漏电对带隙基准电压影响的芯片，其特征在于：所述芯片中包括第一双极型晶体管、第二双极性晶体管和多个冗余管；其中，所述第一双极型晶体管由所述芯片中一个NPN结构构成；所述第二双极型晶体管由所述芯片中多个NPN结构构成；所述多个冗余管中的每个由所述芯片中的一个NPN结构构成，且构成所述冗余管的所述NPN结构的数量为所述第二双极型晶体管中单位个数与第一双极型晶体管中单位个数之差。2.根据权利要求1中所述的一种降低负压和高温漏电对带隙基准电压影响的芯片，其特征在于：所述第二双极型晶体管由所述芯片中多个NPN结构并联而成。3.根据权利要求1中所述的一种降低负压和高温漏电对带隙基准电压影响的芯片，其特征在于：所述第一双极型晶体管和所述冗余管的多个NPN结构的集电极相互连接，所述多个冗余管的多个基极相互连接，所述多个冗余管的多个发射极相互连接；所述多个冗余管的多个基极、多个发射极分别处于空置状态，或分别接入偏置电压。4.根据权利要求2中所述的一种降低负压和高温漏电对带隙基准电压影响的芯片，其特征在于：所述第二双极型晶体管中NPN结构的数量m基于所述带隙基准源的设计参数确定；所述冗余管中NPN结构的数量为m
‑
1。5.根据权利要求4中所述的一种降低负压和高温漏电对带隙基准电压影响的芯片，其特征在于：所述第一双极型晶体管中NPN结构的数量为1，所述第二双极型晶体管中NPN结构的数量为8，所述冗余管中NPN结构的数量为7。6.根据权利要求5中所述的一种降低负压和高...

【专利技术属性】
技术研发人员：邹臣，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：