可降低负载开关芯片静态功耗与开关管带载功率的电路制造技术

可降低负载开关芯片静态功耗与开关管带载功率的电路，可以在开关管漏源压差较小后降低芯片的静态功耗。同时作为负载开关类芯片，本发明专利技术可以在漏源压差较大时，限制开关管的带载能力，以此降低开关管功率实现保护开关管的作用。在实现同样功能的情况下，所需的器件数量较少，节约了面积；在芯片未产生降频需求时，第零NMOS管Mn0和第一NMOS管Mn1所在的支路是不消耗电流的，不需要像传统比较器一样，必须为每一支路提供电流才能保证正常功能。且在出现降频需求时，整个结构的功耗受到第零电阻R0和第一电阻R1的限制，相对于传统比较结构更能够适应芯片低功耗的需求。够适应芯片低功耗的需求。够适应芯片低功耗的需求。

【技术实现步骤摘要】
可降低负载开关芯片静态功耗与开关管带载功率的电路


[0001]本专利技术涉及微电子集成电路技术，特别涉及可降低负载开关芯片静态功耗与开关管带载功率的电路。

技术介绍

[0002]如图1所示为传统负载开关内部驱动及限流保护结构。不论是在开关管IN，OUT压差较大时还是IN，OUT接近相等时，振荡器(OSC)以固定频率驱动驱动器(driver)后再驱动开关管栅极(gate)。但是，芯片受OUT启动时间的要求，导致OSC的频率一般设计的较高。当开关管栅极被驱动至高位使得IN与OUT接近相等时，OSC若维持高频率则意义不大，而且OSC的高频率会引入额外的静态功耗，使得芯片不适用于低静态功耗需求的场景。
[0003]当芯片内部集成过流保护功能时，当负载端电流超过过流保护阈值时，则EA输出端将拉低gate实现保护的作用。但在开关管带载启动过程中，IN与OUT压差较大时，若仍维持限流阈值不改变的话，开关管将承担很高的功率，损坏的风险极高，现举例说明：设IN＝5V，过流保护阈值为7A，若芯片带5A负载启动的话，开关管的功率约为25W，这个功率值对于开关管本身是致命的。

技术实现思路

[0004]为解决现有技术中存在的不足，本专利技术的目的在于，提供可降低负载开关芯片静态功耗与开关管带载功率的电路。
[0005]本专利技术采用如下的技术方案：
[0006]可降低负载开关芯片静态功耗与开关管带载功率的电路，包括内部驱动及限流保护结构以及可降低负载开关芯片静态功耗与开关管带载功率的电路，其特征在于：
[0007]内部驱动及限流保护结构包括原芯片的振荡器、驱动器、输入电压端IN、主电流端Iset、功率NMOS管Mnpwr、功率NMOS管Mnpwr、检测电阻Rsns、主电阻Rset、负载电路电流Iload、检测NMOS管Mnsns以及电路运算放大器EA；
[0008]可降低负载开关芯片静态功耗与开关管带载功率的电路包括第一PMOS管Mp1、次电流源Iset1、第零PMOS管Mp0、第零电阻R0、第一电阻R1、第零NMOS管Mn0、偏置电流Ib、运算放大器2、第一汇聚节点A、第二汇聚节点B以及第一NMOS管Mn1；
[0009]输入电压端IN接入第一PMOS管Mp1，同时接入第零PMOS管Mp0的栅极，以及偏置电流Ib。
[0010]第一PMOS管Mp1漏极处连接次电流源Iset1，其栅极与运算放大器2的输出汇聚于第二汇聚节点B。
[0011]次电流源Iset1与主电流源Iset相连。
[0012]第二汇聚节点B与振荡器相连。
[0013]第零PMOS管Mp0的源极连入第零电阻R0，第零电阻R0的另外一端接入芯片的开关管栅极gate，第零PMOS管Mp0的漏极接入第零NMOS管Mn0。
[0014]第零NMOS管Mn0的漏极接地，栅极与源极相连。
[0015]偏置电流Ib与运算放大器2的输入汇聚于第一汇聚节点A；第一汇聚节点A连接第一NMOS管Mn1的漏极，第一NMOS管Mn1源极接入第一电阻R1，第一电阻R1的另外一端接地；第一NMOS管Mn1的栅极与第零NMOS管Mn0的栅极相连。
[0016]第一NMOS管Mn1的栅极与所述第零NMOS管Mn0的栅极相连。
[0017]当第二汇聚节点B点输出为高电平时，过流保护阈值如下公式所示：
[0018][0019]其中，Ilim为第二汇聚节点B点输出为高电平时的过流保护阈值，R
SNS
是芯片中的检测电阻，R
MnSNS
是芯片中检测NMOS管的电阻，R
MnPWR
是芯片中功率NMOS管Mnpwr的电阻。
[0020]当第二汇聚节点B点输出为低电平时，过流保护阈值如下公式所示：
[0021][0022]其中，Ilim
′
为第二汇聚节点B点输出为低电平时的过流保护阈值。
[0023]本专利技术的有益效果在于，与现有技术相比，对于低功耗需求的负载开关类芯片来说，本专利技术可以在开关管漏源压差较小后降低芯片的静态功耗。同时作为负载开关类芯片，本专利技术可以在漏源压差较大时，限制开关管的带载能力，以此降低开关管功率实现保护开关管的作用。在实现同样功能的情况下，所需的器件数量较少，节约了面积；在芯片未产生降频需求时，Mn0和Mn1所在的支路是不消耗电流的，不需要像传统比较器一样，必须为每一支路提供电流才能保证正常功能。且在出现降频需求时，整个结构的功耗受到R0和R1的限制，相对于传统比较结构更能够适应芯片低功耗的需求。
附图说明
[0024]图1为现有技术的负载开关内部驱动及限流保护结构；
[0025]图2为本专利技术用以可降低负载开关芯片静态功耗与开关管带载功率的电路示意图。
[0026]附图标记列示如下：
[0027]IN
‑
输入电压端；
[0028]OUT
‑
输出电压端；
[0029]gate
‑
开关管栅极；
[0030]Mnpwr
‑
功率NMOS管；
[0031]Iload
‑
负载电路电流；
[0032]Rsns
‑
检测电阻；
[0033]Mnsns
‑
检测NMOS管；
[0034]EA
‑
电路运算放大器；
[0035]Rset
‑
主电阻；
[0036]Iset
‑
主电流源；
[0037]Mp1
‑
第一PMOS管；
[0038]Iset1
‑
次电流源；
[0039]R0
‑
第零电阻；
[0040]Mp0
‑
第零PMOS管；
[0041]Mn0
‑
第零NMOS管；
[0042]Ib
‑
偏置电流；
[0043]Mn1
‑
第一NMOS管；
[0044]R1
‑
第一电阻；
[0045]2‑
运算放大器；
[0046]A
‑
第一汇聚节点；
[0047]B
‑
第二汇聚节点；
具体实施方式
[0048]下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本申请的保护范围。
[0049]图2是实施本专利技术用以可降低负载开关芯片静态功耗与开关管带载功率的电路示意图，如图所示，包括芯片的内部驱动及限流保护结构以及可降低负载开关芯片静态功耗与开关管带载功率的电路。内部驱动及限流保护结构包括原芯片的振荡器、驱动器、输入电压端IN、主电流端Iset、功率NMOS管Mnpwr、功率NMOS管Mnpwr、检测电阻Rsns、主电阻Rset、负载本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.可降低负载开关芯片静态功耗与开关管带载功率的电路，包括内部驱动及限流保护结构以及可降低负载开关芯片静态功耗与开关管带载功率的电路，其特征在于：所述内部驱动及限流保护结构包括原芯片的振荡器、驱动器、输入电压端(IN)、主电流端(Iset)、功率NMOS管(Mnpwr)、功率NMOS管(Mnpwr)、检测电阻(Rsns)、主电阻(Rset)、负载电路电流(Iload)、检测NMOS管(Mnsns)以及电路运算放大器(EA)；所述可降低负载开关芯片静态功耗与开关管带载功率的电路包括第一PMOS管(Mp1)、次电流源(Iset1)、第零PMOS管(Mp0)、第零电阻(R0)、第一电阻(R1)、第零NMOS管(Mn0)、偏置电流(Ib)、运算放大器(2)、第一汇聚节点(A)、第二汇聚节点(B)以及第一NMOS管(Mn1)；所述输入电压端(IN)接入第一PMOS管(Mp1)，同时接入第零PMOS管(Mp0)的栅极，以及偏置电流(Ib)。2.根据权利要求1所述的可降低负载开关芯片静态功耗与开关管带载功率的电路，其特征在于:所述第一PMOS管(Mp1)漏极处连接次电流源(Iset1)，其栅极与运算放大器(2)的输出汇聚于第二汇聚节点(B)。3.根据权利要求2所述的可降低负载开关芯片静态功耗与开关管带载功率的电路，其特征在于:所述次电流源(Iset1)与主电流源(Iset)相连。4.根据权利要求2或3所述的可降低负载开关芯片静态功耗与开关管带载功率的电路，其特征在于:所述第二汇聚节点(B)与振荡器相连。5.根据权利要求4所述的可降低负载开关芯片静态功耗与开关管带载功率的电路，其特征在于:所述第零PMOS管(Mp0)的源极连入第零电阻(R0)，第零电阻(R0)的...

【专利技术属性】
技术研发人员：林克龙，
申请(专利权)人：圣邦微电子北京股份有限公司，
类型：发明
国别省市：