用于离散小波变换的结构制造技术

用于执行离散小波变换运算的微处理器结构，所述离散小波变换运算包括在规定数目的分解级别ｊ上，对包括ｒ×ｋ↑［ｍ］个输入样本的矢量的输入信号进行分解，ｒ，ｋ和ｍ是非零正整数，其中ｊ是１到Ｊ的范围中的整数，从第一分解级别开始以及前进到最后的分解级别，所述微处理器结构具有多个处理级，所述多个处理级的每一个相应于离散小波变换的分解级别ｊ，以及由多个基本处理单元执行，从分解级别ｊ到分解级别ｊ＋１，在每个所述处理级中实施的基本处理单元的数目减小ｋ倍。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用于实施离散小波变换(DWT)的结构。本专利技术涉及其中使用DWT的任何领域，它具体地但不排他地关系到在数字信号和图像处理、数据压缩、多媒体和通信领域中使用的结构。
技术介绍
在本说明书的末尾给出文件清单。这些文件在下面用它们在方括号中的相应的数字表示。离散小波变换(DWT)-是一种数学方法，它通过使用单个基函数(即原型小波，prototype wavelet)的膨胀的/收缩的和变换的版本，而分解时域中长度为N＝r×km的输入信号。在一个特定的情形下，N＝2m(即，r＝1和k＝2)。DWT可以通过使用Haar小波，Hadamard小波和小波包而被执行。通过Haar小波进行的分解涉及低通和高通滤波，后面跟随对于最终得到的频段进行缩减采样(down-sampling)以及使低频段重复分解为J级别或倍频程(octave)。在最近十年中，DWT常常被发现为优于其他的传统的信号处理技术，因为它提供有用的特性，诸如固有的可缩放性，0(N)的计算复杂性(其中N是被处理的序列的长度)，对于信号处理应用的低混叠畸变，以及自适应的时间-频率窗口。所以，DWT被研究和被应用到各种各样的应用中，包括数字分析-，生物医学，图像和视频处理，-，信号处理技术和语音压缩/解压缩。基于DWT的压缩方法已成为诸如JPEG 2000和MPEG-4那样的国际标准的基础。在许多这样的应用中，为了得到有用的结果，需要实时处理。即使DWT具有线性复杂性，许多应用也不能只通过软件解决方案被处理。使用数字信号处理器(DSP)的DWT实施方案大大地提高计算速度，以及对于某些应用是足够的。然而，在许多应用中，在通用处理器上的软件DWT实施方案或甚至DSP实施方案太慢。所以，藉助于专门的、超大规模集成的(VLSI)专用集成电路(ASIC)最近得到许多研究者的注意，以及提出了许多DWT结构-。这些设备的某些设备的目标是具有低的硬件复杂性。然而，它们需要至少2N个时钟周期(cc)来计算具有N个样本的序列的DWT。尽管如此，设备被设计成具有大约N个cc的周期(例如，在它们配备有加倍的硬件时在中的三个结构，在中的结构A1，在-中的结构，在中的并行滤波器，等等)。大多数这样的结构使用递归的金字塔算法(RPA)，或类似的调度技术，以便既减小存储器需求又可以只采用一个或两个滤波器单元，这与要被计算的分解级别(倍频程)的数目无关。这是通过在每个输出可被产生的“最早”的时刻产生每个输出而完成的。在和中呈现的结构包含两条流水线级，其中第一流水线级实施第一DWT倍频程以及第二级根据RPA实施所有以后的倍频程。即使和的结构对于足够大的数目的DWT倍频程以接近100％硬件利用运行，它们也具有复杂的控制和/或存储器需求。而且，因为它们只采用两条流水线级，所以它们具有相对较低的速度。对于实施2m点DWT，在传统的结构中达到的最高吞吐量是N＝2m个时钟周期。接近100％硬件利用和较高的吞吐量是由先前在，和中提出的结构得到的。在中提出的FPP和LPP结构依赖于DWT滤波器的长度，以及对于FPP结构，依赖于输入信号的长度。在现代移动/图像通信系统中对于低功率VLSI电路的需求不断增加。VLSI技术中的改进很大地降低了硬件的成本。所以，即使以增加硬件量为代价，也常常值得减小周期。一个理由是低周期的器件消耗较小的功率。例如，具有周期T＝N/2cc的器件D可被利用来执行比具有周期T′＝Ncc的器件D′快一倍的处理。替换地，如果器件D以频率f作为时钟，则它可以达到与器件D′以频率f′＝2f作为时钟时的相同的性能。所以，对于器件D，电源电压(与f成线性关系)和功率消耗(与f2成线性关系)可以相对于器件D′的电源电压分别减小2和4倍。高吞吐量结构典型地利用流水线和并行操作，其中DWT倍频程用包含相似硬件单元(流水线级)的流水线实施。即使流水线已被现有的DWT结构(例如，在，-中的那些结构)利用，最快速的流水线设计仍需要至少N个时间单元来实施N点DWT。大多数用于实施DWT的已知的设计是基于图1所示的DWT的树结构的滤波器库表示，其中有几(J)级(或倍频程)信号分解，每级后面跟随因数为2的缩减采样。作为缩减采样的结果，输入到每个以后的分解级的数据量是输入到紧接在前面的分解级的数据量的一半。这使得在典型的、被设计成使用树结构的方法来实施DWT的流水线器件中分解级的硬件严重地利用不足，因为实施倍频程j＝1，...，J的级通常以比在第一倍频程中使用的时钟频率低2j-1倍的频率作为时钟。这种利用不足是流水线级实施DWT倍频程时的流水线级的平衡很差的结果，并且会导致低的效率。在中，根据树结构滤波器库表示提出一种流水线结构，它达到接近100％硬件利用和对于2m点DWT的N/2＝2m-1时钟周期的吞吐量。这涉及到一个J级流水线，它从一个级到下一个级尽可能使用一半的处理单元。在-中，提出了一个DWT的流图表示，以及将其与产生并行/流水线DWT结构的树结构滤波器库表示相比较。具体地，该流图表示充分地揭示了在每个倍频程中固有的并行性，以及显示了在倍频程内和倍频程之间的数据传送。这允许流水线和并行性被组合以达到更高的吞吐量和硬件利用。具体地，该流图表示显示了2m点DWT的第j个倍频程，j＝1...，J，需要2m-j个独立的相似运行，它们可以全部或部分地并行实施。DWT倍频程以流水线模式被实施，而每个倍频程以并行模式被实施，并且并行性级别从一个倍频程到下一个倍频程被减半。在流水线级内并入变化的并行性级别，使得能够设计具有完美平衡的流水线级的并行-流水线器件。这意味着在流水线模式下实施倍频程，其中流水线级被并行化为逐级变化的程度。这个概念可以以许多不同的方式被实现。在中，提出了被称为完全的并行-流水线(FPP)和有限的并行-流水线(LPP)DWT结构的两种结构。这两种结构均由J个流水线级组成，与先前的级相比较，每个流水线级包含一半数目的处理器单元。结果，达到非常高的吞吐量和接近100％硬件利用。已知的并行或流水线结构基本上依赖于DWT参量，诸如输入长度、倍频程的数目、长度、以及在某些情形下，低通和高通滤波器的实际的系数数值。对于这些参量的较大数值，这些结构可以是非常大的。而且，在给定的结构给定的硬件实现方案内只可能实施具有固定的参量的DWT。然而，在JPEG 2000中，DWT被分开地应用到图像的贴片(tile)中，其中贴片的大小可以从1到232-1。对于不同的贴片，分解的倍频程数目可以从0变化到255。因此，想要有能够实施具有变化的参量的DWT的装置，或换句话说，相对地独立于DWT参量的统一装置。在串行结构的情形下设计这样的装置是直截了当的。但在并行或流水线结构的情形下，却并不是这么直截了当。大多数传统的结构-采用正比于DWT滤波器长度的多个乘法器和加法器。即使某些结构，能够实施具有变化数目的倍频程的DWT，它们的效率也随倍频程数目的增加而急剧减小。
技术实现思路
按照本专利技术的各个方面，本专利技术针对用于执行离散小波变换运算的微处理器结构。在一个实施例中，离散小波变换运算包括在特定的分解级别j上对包括多个输入样本的输入信号矢量的分解，其中j是在1到J的范围中的整数，从第一分解级别开始，以及前进到最后的分解级别。该本文档来自技高网...

【技术保护点】
一种用于执行离散小波变换运算的微处理器结构，所述离散小波变换运算包括在规定数目的分解级别ｊ上对包括多个输入样本的输入信号矢量进行分解，其中ｊ是１到Ｊ的范围中的整数，从第一分解级别开始并前进到最后的分解级别，所述微处理器结构具有多个处理级，每个所述级相应于离散小波变换的一个分解级别ｊ，以及所述级通过多个基本处理单元被实施，在每个增加的分解级别ｊ处，每个所述处理级中实施的基本处理单元的数目减小恒定的倍数。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：D格沃尔基安，P利乌哈，AJ劳尼埃宁，V拉帕莱宁，
申请(专利权)人：诺基亚有限公司，
类型：发明
国别省市：FI[芬兰]