一种基于多级量化噪声补偿的分数采样锁相环制造技术

本发明专利技术提供的一种基于多级量化噪声补偿的分数采样锁相环包括：两步量化噪声补偿电路，使用N1

【技术实现步骤摘要】
一种基于多级量化噪声补偿的分数采样锁相环


[0001]本专利技术属于数模混合集成电路设计领域，具体涉及一种基于多级量化噪声补偿的分数采样锁相环。

技术介绍

[0002]对于锁相环系统，相位噪声、杂散、功耗和面积等性能指标都是至关重要的。传统锁相环为电荷泵锁相环，电荷泵锁相环需要增大功耗和芯片的面积才能优化相位噪声和时钟抖动，所以在实际使用中受到限制。
[0003]现有的采样锁相环使用采样鉴相器(SPD)通过采样保持方式将锁相环的输入参考信号和反馈信号的相位差转换为电压，然后对转化的电压进行比较来提高带内增益，从而实现相位噪声的优化。
[0004]然而，现有的采样锁相环在分数模式下，采样鉴相器SPD的线性度比传统的电荷泵锁相环的鉴频鉴相器更差，造成DSM的量化噪声在通过非线性系统后，高频的噪声会混叠到低频，从而造成在锁相环输出端出现较高的整数边界杂散和带内相位噪声，降低锁相环系统的性能。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于多级量化噪声补偿的分数采样锁相环。本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于多级量化噪声补偿的分数采样锁相环，其特征在于，包括：两步量化噪声补偿电路，第一步量化噪声补偿电路由依次顺序连接的正交分频器(QDIV)、多级级联分频器(MMDIV)以及N1
‑
bit相位插值器(PI)构成；其中，多级级联分频器(MMDIV)的控制端连接有插值积分调制器(DSM)，N1
‑
bit相位插值器(PI)的控制端连接有累加器(ACC)，所述累加器(ACC)输入端连接有加法器(ADD)，所述插值积分调制器(DSM)的输入端与所述加法器(ADD)的正输入端连接，所述插值积分调制器(DSM)的输出端与所述加法器(ADD)的负输入端连接；第二步量化噪声补偿电路由依次顺序连接的采样鉴相器(SPD)、两组N2
‑
bit电容阵列(DCCA)、跨导放大器(GM)、低通滤波器(LPF)以及压控振荡器(VCO)构成；其中，第一步量化噪声补偿电路与第二步量化噪声补偿电路形成反馈回路，在反馈回路中所述采样鉴相器(SPD)的输入端连接所述N1
‑
bit相位插值器(PI)的输出端，所述压控振荡器(VCO)的输出端连接所述正交分频器(QDIV)的输入端，N2
‑
bit电容阵列(DCCA)的控制端连接累加器(ACC)的输出端；所述第一步量化噪声补偿电路通过将所述正交分频器(QDIV)生成的采样边沿范围降低的方式以降低量化噪声，并反馈至所述第二步量化噪声补偿电路；所述第二步量化噪声补偿电路通过两组N2
‑
bit电容阵列(DCCA)对量化噪声进一步补偿。2.根据权利要求1所述的一种基于多级量化噪声补偿的分数采样锁相环，其特征在于，所述第一步量化噪声补偿电路通过将所述正交分频器(QDIV)生成的采样边沿范围降低的方式以降低量化噪声，并反馈至所述第二步量化噪声补偿电路包括：正交分频器(QDIV)，接收压控振荡器(VCO)输入的正弦波电压信号，对该正弦波电压信号进行正交二分频，产生四个正交的二分频电压信号FQP、FQN、FIP和FIN输入至多级级联分频器(MMDIV)；所述插值积分调制器(DSM)，用于接收分数分频比n，并根据分数分频比n产生一个变化的整数分频比N至多级级联分频器(MMDIV)；所述多级级联分频器(MMDIV)，用于根据...

【专利技术属性】
技术研发人员：丁瑞雪，黄林国，孙德鹏，步枫，刘术彬，朱樟明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：