半导体存储器件及其制造方法技术

本发明专利技术涉及一种半导体存储器件及其制造方法。半导体存储器件包括：有源层，其与衬底间隔开，在平行于衬底的方向上延伸，以及包括沟道；位线，其在垂直于衬底的方向上延伸以及接触有源层的第一端部；电容器，其接触所述有源层的第二端部；字线，其包括与位线相邻的高功函数电极和与电容器相邻的低功函数电极，低功函数电极具有比高功函数电极更低的功函数；第一栅介电层，其设置在低功函数电极与有源层之间；以及第二栅介电层，其设置在高功函数电极与有源层之间，第二栅介电层比第一栅介电层更薄。薄。薄。

【技术实现步骤摘要】
半导体存储器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年6月10日提交的韩国专利申请第10
‑
2021
‑
0075555号的优先权，其全部内容通过引用并入本文。


[0003]本专利技术的各种实施例涉及一种半导体器件及其制造方法，更具体地，涉及一种包括三维存储单元的半导体器件及其制造方法。

技术介绍

[0004]二维半导体存储器件的集成度主要由单位存储单元所占的面积来确定。因此，集成度主要受精细图案制造技术水平的影响。二维半导体存储器件的集成度仍在提高，但由于制造更精细的图案需要非常昂贵的工具，因此提高有限。因此，提出了具有三维排列的存储单元的三维(3D)半导体存储器件。

技术实现思路

[0005]本专利技术的各种实施例提供了包括高度集成的存储单元的半导体存储器件。
[0006]根据本专利技术的一个实施例，一种半导体存储器件可以包括：有源层，其与衬底间隔开，在平行于所述衬底的方向上延伸，以及包括沟道；位线，其在垂直于所述衬底的方向上延伸以及接触所述有源层的第一端部；电容器，其接触所述有源层的第二端部；字线，其包括与所述位线相邻的高功函数电极和与所述电容器相邻的低功函数电极，所述低功函数电极具有比所述高功函数电极更低的功函数；第一栅介电层，其设置在所述低功函数电极与所述有源层之间；以及第二栅介电层，其设置在所述高功函数电极与所述有源层之间，所述第二栅介电层比所述第一栅介电层薄。
[0007]根据本专利技术的另一个实施例，一种用于制造半导体存储器件的方法可以包括：形成顺序堆叠的第一层间介电层、第一牺牲层、半导体层、第二牺牲层及第二层间介电层的堆叠体；形成贯穿所述堆叠体的第一开口；通过经由所述第一开口去除所述第一牺牲层和所述第二牺牲层来形成凹槽；减薄由所述凹槽暴露出的所述半导体层；在减薄的半导体层上形成第一栅介电层；在所述第一栅介电层上形成低功函数电极；通过减薄所述第一栅介电层的部分来形成第二栅介电层；以及在所述第二栅介电层上形成高功函数电极，所述高功函数电极接触所述低功函数电极。
[0008]在一个实施例中，本专利技术可以通过在低功函数电极和有源层之间形成厚栅介电层来改善栅致漏极泄漏(GIDL)。
[0009]在一个实施例中，本专利技术可以通过在高功函数电极和有源层之间形成薄栅介电层来增加工作电流IOP。
[0010]在一个实施例中，由于字线具有包括低功函数电极和高功函数电极的双功函数电极结构，本专利技术可以实现低功耗同时确保存储单元的刷新特性。
[0011]在一个实施例中，本专利技术可以通过形成具有双功函数电极结构的双字线来实现包括薄体沟道的存储单元的高集成度。
附图说明
[0012]图1是示出根据本专利技术的一个实施例的半导体存储器件的存储单元的示意性立体图。
[0013]图2是示出图1的存储单元的截面图。
[0014]图3是示出根据本专利技术的另一实施例的半导体存储器件的示意性立体图。
[0015]图4是示出图3的垂直存储单元阵列MCA_C的截面图。
[0016]图5是示出字线的边缘部分的截面图。
[0017]图6是示出根据本专利技术的另一实施例的半导体存储器件的图5的变形示例。
[0018]图7是示出根据本专利技术的另一实施例的半导体存储器件的示意性立体图。
[0019]图8A至图8I是示出根据本专利技术的一个实施例的用于制造双字线的方法的图。
[0020]图9A至图9I是示出根据本专利技术的一个实施例的用于制造位线和电容器的方法的图。
[0021]图10A是示出根据本专利技术的另一实施例的存储单元的截面图。
[0022]图10B是图10A的晶体管的详细视图。
[0023]图11A至图11E示出了根据本专利技术的另一实施例的用于制造存储单元的方法。
[0024]图12和图13是根据本专利技术的另一实施例的存储单元的晶体管的详细视图。
[0025]图14是示出根据本专利技术的另一实施例的存储单元的示意性立体图。
[0026]图15是示出根据本专利技术的另一实施例的存储单元的示意性立体图。
具体实施方式
[0027]将参照作为本专利技术的理想示意图的截面图、平面图和框图来描述本文中所述的各种实施例。因此，可以通过制造技术和/或公差来修改附图的结构。本专利技术的各种实施例不限于附图中所示的具体结构，而是包括可以根据制造工艺产生的结构的任何变化。此外，附图中所示的任何区域和区域的形状具有示意图，旨在示出各种元件的区域的结构的具体示例，并非旨在限制本专利技术的范围。
[0028]以下描述的实施例可以通过垂直地堆叠存储单元来增加存储单元密度并降低寄生电容。
[0029]以下描述的实施例涉及三维动态随机存取存储器(3D DRAM)并且可以具有包括低功函数电极和高功函数电极的字线。低功函数电极可以与电容器相邻，而高功函数电极可以与位线相邻。低功函数电极可以包括多晶硅，而高功函数电极可以包括金属基材料。
[0030]由于低功函数电极的低功函数，可以在字线与电容器之间形成低电场。因此，可以改善泄漏电流。
[0031]高功函数电极的高功函数不仅可以帮助形成高阈值电压，还可以通过形成相对低的电场来降低存储单元的高度。这些属性在集成度方面是有利的。
[0032]图1是示出本专利技术的一个实施例的半导体存储器件的存储单元的示意性立体图。图2是示出图1的存储单元的截面图。
[0033]参见图1和图2，存储单元MC可以包括：位线BL、晶体管TR和电容器CAP。晶体管TR可以包括：有源层ACT、栅介电层GD1和GD2以及双字线DWL(WL1，WL2)。电容器CAP可以包括：存储节点SN、介电层DE和板节点PN。位线BL可以具有在第一方向D1上延伸的柱体形状。有源层ACT可以具有在与第一方向D1交叉的第二方向D2上延伸的条形状。双字线DWL可以具有在与第一方向D1和第二方向D2两者交叉的第三方向D3上延伸的线形状。电容器CAP的板节点PN可以连接至板线PL。
[0034]位线BL可以沿着第一方向D1垂直定向。位线BL可以称为垂直定向位线或柱形位线。位线BL可以包括导电材料。位线BL可以包括硅基材料、金属基材料或其组合。位线BL可以包括例如多晶硅、金属、金属氮化物、金属硅化物或其组合。垂直堆叠的存储单元MC可以共享单个位线BL。位线BL可以包括多晶硅、金属、氮化钛、钨或其组合。例如，位线BL可以包括掺杂有N型杂质的多晶硅或氮化钛(TiN)。位线BL可以包括氮化钛和钨(TiN/W)的堆叠。
[0035]双字线DWL可以在第三方向D3上延长，有源层ACT可以在第二方向D2上延伸。有源层ACT可以从位线BL横向布置。双字线DWL可以包括第一字线WL1和第二字线WL2。第一字线WL1和第二字线WL2可以彼此面对，有源层ACT插置在第一字线WL1与第二字线WL2之间。可以在有源层ACT的上表面和下表面上形成栅介电层GD1和GD2本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器件，包括：有源层，其与衬底间隔开，在平行于所述衬底的方向上延伸，以及包括沟道；位线，其在垂直于所述衬底的方向上延伸以及接触所述有源层的第一端部；电容器，其接触所述有源层的第二端部；字线，其包括与所述位线相邻的高功函数电极和与所述电容器相邻的低功函数电极，所述低功函数电极具有比所述高功函数电极更低的功函数；第一栅介电层，其设置在所述低功函数电极与所述有源层之间；以及第二栅介电层，其设置在所述高功函数电极与所述有源层之间，所述第二栅介电层比所述第一栅介电层更薄。2.根据权利要求1所述的半导体存储器件，其中，所述低功函数电极具有比硅的中能隙功函数更低的功函数，以及所述高功函数电极具有比硅的所述中能隙功函数更高的功函数。3.根据权利要求1所述的半导体存储器件，其中，所述低功函数电极包括N型掺杂的多晶硅。4.根据权利要求1所述的半导体存储器件，其中，所述高功函数电极包括金属基材料。5.根据权利要求1所述的半导体存储器件，其中，所述高功函数电极包括氮化钛、钨、或者氮化钛和钨的堆叠。6.根据权利要求1所述的半导体存储器件，其中，所述高功函数电极具有比所述低功函数电极更大的体积。7.根据权利要求1所述的半导体存储器件，其中，所述高功函数电极和所述低功函数电极中的每一个均与所述有源层垂直地交叠。8.根据权利要求1所述的半导体存储器件，其中，所述高功函数电极与所述有源层之间的交叠面积大于所述低功函数电极与所述有源层之间的交叠面积。9.根据权利要求1所述的半导体存储器件，其中，所述有源层的所述沟道包括薄体沟道，所述薄体沟道比所述高功函数电极更薄以及比所述低功函数电极更薄。10.根据权利要求1所述的半导体存储器件，其中，所述有源层包括半导体材料和氧化物半导体材料中的至少一个。11.根据权利要求1所述的半导体存储器件，其中，所述有源层包括多晶硅、锗、硅
‑
锗和氧化铟镓锌IGZO中的一个或多个。12.根据权利要求1所述的半导体存储器件，其中，所述有源层还包括：第一源极/漏极区，其接触所述位线；以及第二源极/漏极区，其接触所述电容器，其中，所述第一源极/漏极区和所述第二源极/漏极区分别设置在所述沟道的两侧。13.根据权利要求12所述的半导体存储器件，还包括：位线接触节点，其在所述位线与所述第一源极/漏极区之间；以及存储接触节点，其在所述电容器与所述第二源极/漏极区之间。14.根据权利要求1所述的半导体存储器件，还包括字线焊盘，所述字线焊盘与所述字线接触。15.根据权利要求1所述的半导体存储器...

【专利技术属性】
技术研发人员：金承焕，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：