【技术实现步骤摘要】
卷积运算装置、方法及相关产品
[0001]本披露一般地涉及数据处理领域。更具体地,本披露涉及一种卷积运算装置、由卷积运算装置实施的执行卷积运算的方法、芯片和板卡。
技术介绍
[0002]目前,深度学习(Deep Learning)已经成为机器学习中的重要分支,也大力助推着人工智能(AI)的发展。深度学习的核心技术——深度神经网络(DNN)已在诸多行业有着广泛的应用。
[0003]卷积层是神经网络模型中的常用隐含层之一,其通过卷积运算对输入数据进行特征提取。神经网络模型中包含了大量的卷积运算,卷积运算的计算性能极大地影响整个神经网络模型的计算性能。在卷积运算中,对于卷积层的滤波器的各个维度,既存在指令对齐的要求,又存在硬件(例如,并行运算器)对齐的要求。因此,需要对卷积运算进行优化,以提高执行神经网络模型的计算性能。
技术实现思路
[0004]为了至少解决如上所提到的一个或多个技术问题,本披露在多个方面中提出了一种卷积运算装置,其通过复用卷积核,可以有效提高卷积运算的运算效率。本披露实施例的卷积运算可以 ...
【技术保护点】
【技术特征摘要】
1.一种卷积运算装置,包括:乘加运算阵列,用于对输入数据块和卷积核执行乘加运算,其中在每轮运算中,所述卷积核复用N次,分别与输入数据块中的N个对应部分执行乘加运算并输出N个部分和结果,N为2的幂次并且大于1;以及累加电路,用于对所述乘加运算阵列多轮输出的所述N个部分和结果分别进行累加,以得到N个累加结果。2.根据权利要求1所述的卷积运算装置,其中所述乘加运算阵列包括:乘法电路,其包括M个乘法器,配置用于并行地对输入数据块和卷积核执行乘法操作,以获得对应的M个乘积结果,M为大于N的自然数,其中所述卷积核在每次复用中,将其输入通道维度大小对齐至M/N,并且所述输入数据块中的所述N个对应部分中的第i个对应部分为所述卷积核经i
‑
1步卷积步长移动后所对应的输入数据部分;以及加法电路,用于对所述M个乘积结果执行加法操作,以获得所述N个部分和结果。3.根据权利要求2所述的卷积运算装置,其中所述卷积核的复用次数N基于所述M个乘法器的最大处理量与所述卷积核的输入通道维度大小Ci来确定。4.根据权利要求2所述的卷积运算装置,其中所述加法电路包括以多级树状结构方式排列的多级华莱士树压缩器组,每级华莱士树压缩器组包括具有相同压缩比的一个或多个华莱士树压缩器和对应数量的第一加法器。5.根据权利要求4所述的卷积运算装置,其中所述加法电路配置成根据所述部分和结果的个数N,旁路对应级别的华莱士树压缩器组,以输出所述N个部分和...
【专利技术属性】
技术研发人员:ꢀ七四专利代理机构,
申请(专利权)人:中科寒武纪科技股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。