一种用于晶圆划片的芯片保护电路及其制作方法、晶圆技术

本申请涉及晶圆划片领域，公开了一种用于晶圆划片的芯片保护电路及其制作方法、晶圆，包括导电保护层、第一导电连接体和静电释放体；导电保护层和第一导电连接体用于设于晶圆上芯片的电路结构的表面，静电释放体与所述电路结构处于同一水平位置；第一导电连接体用于电连接导电保护层和静电释放体，静电释放体接地。本申请芯片保护电路中导电保护层设在芯片电路结构的表面，当对晶圆进行划片时，产生的碎屑冲击到导电保护层上，不会对电路结构直接产生冲击，有效减少损伤。同时晶圆划片时芯片产生的静电荷通过导电保护层、第一导电连接体转移至静电释放体，进而转移至大地，高效消除静电荷，实现对芯片的静电保护，大大降低芯片电路失效的可能。电路失效的可能。电路失效的可能。

【技术实现步骤摘要】
一种用于晶圆划片的芯片保护电路及其制作方法、晶圆


[0001]本申请涉及晶圆划片领域，特别是涉及一种用于晶圆划片的芯片保护电路及其制作方法、晶圆。

技术介绍

[0002]晶圆级封装(Wafer Level Packaging，WLP)是目前非制冷红外探测器领域中应用广泛的先进封装形式之一。不同于传统金属陶瓷封装，将晶圆分割成单chip(芯片)后进行封装，晶圆级封装的加工对象是完整的晶圆。通过将窗口晶圆与MEMS(Micro
‑
Electro
‑
Mechanical System，微机电系统)晶圆键合的方式获得一张探测器晶圆，然后通过划片分割成单颗探测器。划片工艺分为两个过程，首先是窗口晶圆的划开，这一步完成后，MEMS晶圆的测试结构会暴露出来，以完成探测器的测试分级；第二步将MEMS晶圆划开，此时晶圆被分割成单颗探测器并依据测试结果分选入库。
[0003]由于测试用Pad(电极)设置在窗口晶圆的划片街区下方，导致在窗口晶圆划片过程中，测试的电路结构直接暴露在划片刀下。刀片磨削晶圆过程中产生的碎屑(硅渣)会随着冷却水的冲刷冲击电路结构，同时划片刀与晶圆磨削时产生的静电荷若不及时释放，还会导致静电损伤，最终导致芯片的电学性能失效。静电、碎屑的产生是划片工艺无法避免的，因此只能通过增加保护措施来减少损害。目前通常是在在冷却水中添加CO2以增加电导率，从而减少静电荷在晶圆上的累积。但在实际工艺过程中，依然有如下缺点：第一，较难实现对冷却水中CO2含量的准确控制；第二，静电消除能力有限，无法完全避免静电损伤；第三，冷却水中添加CO2只对静电损伤有一定的缓解作用，碎屑冲击产生的损伤仍不能避免。
[0004]因此，如何解决上述技术问题应是本领域技术人员重点关注的。

技术实现思路

[0005]本申请的目的是提供一种用于晶圆划片的芯片保护电路及其制作方法、晶圆，以有效减少划片过程中产生的碎屑对芯片电路结构的损伤，以及有效消除芯片产生的静电荷。
[0006]为解决上述技术问题，本申请提供一种用于晶圆划片的芯片保护电路，包括：
[0007]导电保护层、第一导电连接体和静电释放体；
[0008]所述导电保护层和所述第一导电连接体用于设于晶圆上芯片的电路结构的表面，所述静电释放体与所述电路结构处于同一水平位置；所述第一导电连接体用于电连接所述导电保护层和所述静电释放体，所述静电释放体接地。
[0009]可选的，当芯片为晶圆级封装时，还包括：
[0010]用于电连接所述导电保护层与所述芯片上的键合环、设于所述芯片的电路结构的表面的第二导电连接体。
[0011]可选的，所述第一导电连接体和所述第二导电连接体为金属连接体。
[0012]可选的，所述导电保护层为金属保护层。
[0013]可选的，所述导电保护层的材料为下述任一种或者任意组合：
[0014]钛、金、银、铜。
[0015]本申请还提供一种用于晶圆划片的芯片保护电路的制作方法，包括：
[0016]当在晶圆上制作芯片的电路结构时，在每个芯片对应区域内制作静电释放体，并在所述静电释放体上预留用于电连接的接口；所述静电释放体接地；
[0017]在所述晶圆上涂覆光刻胶，并对光刻胶进行曝光、显影，去除与所述接口、所述电路结构、所述接口与所述电路结构之间区域对应的光刻胶；
[0018]在所述电路结构的表面生长导电保护层、所述接口与所述导电保护层之间生长第一导电连接体，并去除光刻胶，形成芯片保护电路。
[0019]可选的，当芯片为晶圆级封装时，在所述晶圆上涂覆光刻胶，并对光刻胶进行曝光、显影，去除与所述接口、所述电路结构、所述接口与所述电路结构之间区域对应的光刻胶时，还包括：
[0020]去除所述芯片上的键合环与所述电路结构之间区域对应的光刻胶；
[0021]在所述电路结构的表面形成导电保护层、所述接口与所述导电保护层之间形成第一导电连接体时，还包括：
[0022]在键合环与所述导电保护层之间形成第二导电连接体。
[0023]可选的，在所述电路结构的表面生长导电保护层、所述接口与所述导电保护层之间生长第一导电连接体、键合环与所述导电保护层之间形成第二导电连接体，并去除光刻胶包括：
[0024]采用物理气相沉积技术，在晶圆的表面生长一层金属层；
[0025]采用lift
‑
off工艺剥离光刻胶以及位于光刻胶上的所述金属层，在所述电路结构的表面形成金属保护层、所述接口与所述金属保护层之间形成第一金属连接体、键合环与所述金属保护层之间形成第二金属连接体。
[0026]可选的，采用物理气相沉积技术，在晶圆的表面生长一层金属层包括：
[0027]采用蒸发镀膜法，在晶圆的表面生长一层金属层。
[0028]本申请还提供一种晶圆，所述晶圆的芯片上设有上述任一种所述的用于晶圆划片的芯片保护电路。
[0029]本申请所提供的一种用于晶圆划片的芯片保护电路，包括：导电保护层、第一导电连接体和静电释放体；所述导电保护层和所述第一导电连接体用于设于晶圆上芯片的电路结构的表面，所述静电释放体与所述电路结构处于同一水平位置；所述第一导电连接体用于电连接所述导电保护层和所述静电释放体，所述静电释放体接地。
[0030]可见，本申请芯片保护电路中导电保护层设在芯片电路结构的表面，当对晶圆进行划片时，产生的碎屑冲击到导电保护层上，不会对电路结构直接产生冲击，有效减少碎屑对芯片电路结构的损伤。同时，本申请还设有静电释放体以及第一导电连接体，晶圆划片时芯片产生的静电荷通过导电保护层、第一导电连接体转移至静电释放体，进而转移至大地，高效消除静电荷，实现对芯片的静电保护，大大降低芯片电路失效的可能。
[0031]此外，本申请还提供一种具有上述优点的制作方法、晶圆。
附图说明
[0032]为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0033]图1为本申请实施例所提供的一种用于晶圆划片的芯片保护电路在芯片上的示意图；
[0034]图2为现有技术中MEMS晶圆上芯片的俯视图；
[0035]图3为本申请实施例所提供的另一种用于晶圆划片的芯片保护电路在芯片上的示意图；
[0036]图4为本申请实施例所提供的芯片保护电路在相邻芯片上的示意图；
[0037]图5为本申请实施例所提供的一种用于晶圆划片的芯片保护电路的制作方法流程图；
[0038]图6为本申请实施例所提供的另一种用于晶圆划片的芯片保护电路的制作方法流程图；
[0039]图中，1.导电保护层，2.第一导电连接体，3.静电释放体，4.第二导电连接体，5.键合环。...

【技术保护点】

【技术特征摘要】
1.一种用于晶圆划片的芯片保护电路，其特征在于，包括：导电保护层(1)、第一导电连接体(2)和静电释放体(3)；所述导电保护层(1)和所述第一导电连接体(2)用于设于晶圆上芯片的电路结构的表面，所述静电释放体(3)与所述电路结构处于同一水平位置；所述第一导电连接体(2)用于电连接所述导电保护层(1)和所述静电释放体(3)，所述静电释放体(3)接地。2.如权利要求1所述的用于晶圆划片的芯片保护电路，其特征在于，当芯片为晶圆级封装时，还包括：用于电连接所述导电保护层(1)与所述芯片上的键合环(5)、设于所述芯片的电路结构的表面的第二导电连接体(4)。3.如权利要求2所述的用于晶圆划片的芯片保护电路，其特征在于，所述第一导电连接体(2)和所述第二导电连接体(4)为金属连接体。4.如权利要求1至3任一项所述的用于晶圆划片的芯片保护电路，其特征在于，所述导电保护层(1)为金属保护层。5.如权利要求4所述的用于晶圆划片的芯片保护电路，其特征在于，所述导电保护层(1)的材料为下述任一种或者任意组合：钛、金、银、铜。6.一种用于晶圆划片的芯片保护电路的制作方法，其特征在于，包括：当在晶圆上制作芯片的电路结构时，在每个芯片对应区域内制作静电释放体，并在所述静电释放体上预留用于电连接的接口；所述静电释放体接地；在所述晶圆上涂覆光刻胶，并对光刻胶进行曝光、显影，去除与所述接口、所述电路结构、所述接口与所述电路结构之间区域对应的光刻胶；在所述电路结构的表面生长导电保护层、所述接口与所述导...

【专利技术属性】
技术研发人员：赵文广，胡汉林，李松华，王兴祥，包悦，
申请(专利权)人：烟台睿创微纳技术股份有限公司，
类型：发明
国别省市：