一种串联谐振感应加热锁相驱动电路制造技术

本实用新型专利技术涉及感应加热领域，特别是一种串联谐振感应加热锁相驱动电路，包括位于串联谐振感应加热回路中的谐振回路电压ULC、谐振电容电压UC、驱动器D1和驱动器D2、采样比较电路PH1、锁相控制电路PLL1、环路滤波调节电路PF1和驱动控制电路OFD1，其特征在于：所述谐振回路电压ULC的输出端和谐振电容电压UC的输出端分别与采样比较电路PH1的输入端电性连接，所述采样比较电路PH1输出端与锁相控制电路PLL1中的其中一个输入端电性连接，所述锁相控制电路PLL1中的其中一个输出端与环路滤波调节电路PF1的输入端电性连接，所述环路滤波调节电路PF1的输出端与锁相控制电路PLL1中的另一个输入端电性连接。一个输入端电性连接。一个输入端电性连接。

【技术实现步骤摘要】
一种串联谐振感应加热锁相驱动电路


[0001]本技术涉及感应加热领域，特别是一种串联谐振感应加热锁相驱动电路。

技术介绍

[0002]感应加热作为一种加热手段，相比传统的加热方式，有着许多的优点。随着 工业技术的发展，感应加热技术被越来越多的应用到各种工业加热场合，感应加 热电源在加热过程中，被加热工件的物理性质(电阻率、导磁率等)受到材料、形状、温度的不同而不断变化，从而引起负载电路固有谐振频率随之变化。故逆变控制电路要使逆变器的工作频率可以对负载谐振频率自动跟踪。如果无法自动跟踪，会使逆变器功率因数降低，加热效率降低，对设备容量造成浪费。如何实现对负载谐振频率的自动跟踪以及逆变器始终工作在安全状态，是感应加热控制技术的重要研究内容。
[0003]锁相目的是自动跟踪谐振回路的谐振频率，保持谐振回路的电压和电流相位同步，从而让其工作在纯电阻模式，提高逆变装置的功率因素及工作效率。故锁相的输入端一般都是谐振回路的电压及电流信号。而电压、电流的信号都需要通过隔离采样、传输、移相补偿等操作。不但给电路设计造成较大的复杂程度，而且因电压电流传感器的差异较大，导致鉴相误差较大，给锁相调节大大增加了复杂程度和设计成本。另外为简化电路设计，信号的鉴相、滤波、相位调节、压控振荡输入、逆变输出控制的部分或全部功能由DSP数字处理芯片参与闭环控制。而数字处理芯片存在误判、死机等现象，使系统的稳定性和可靠性降低。

技术实现思路

[0004]（一）解决的技术问题
[0005]本技术所要解决的技术问题在于克服上述技术不足，回避电压电流信号鉴相不足，直接采用谐振回路电压和电容电压为鉴相输入信号，简化了采样输入电路，并通过模数电路完成信号的鉴相、滤波、相位调节、压控振荡输出等闭环控制，提高了锁相的稳定性和可靠性。
[0006]（二）技术方案
[0007]为实现以上目的，本技术通过以下技术方案予以实现：一种串联谐振感应加热锁相驱动电路，包括位于串联谐振感应加热回路中的谐振回路电压ULC、谐振电容电压UC、驱动器D1和驱动器D2、采样比较电路PH1、锁相控制电路PLL1、环路滤波调节电路PF1和驱动控制电路OFD1，所述谐振回路电压ULC的输出端和谐振电容电压UC的输出端分别与采样比较电路PH1的输入端电性连接，所述采样比较电路PH1输出端与锁相控制电路PLL1中的其中一个输入端电性连接，所述锁相控制电路PLL1中的其中一个输出端与环路滤波调节电路PF1的输入端电性连接，所述环路滤波调节电路PF1的输出端与锁相控制电路PLL1中的另一个输入端电性连接，所述锁相控制电路PLL1的另一个输出端与驱动控制电路OFD1的输入端电性连接，所述驱动控制电路OFD1的输出端分别与驱动器D1与和驱动器D2的输入端电性连接。其中所述的采样比较电路PH1完成对LC谐振回路和电容两端的电压采样、整形，为鉴
相环节提供鉴相输入信号；通过锁相环电路PLL1内置的异或鉴相模块完成相位鉴别，输出占空比随相位变化的方波信号；再将鉴相输出的方波信号通过环路滤波调节电路PF1的低通滤波电路整形成直流电压信号Up，并通过PI调节器自动跟踪调节，使输出电压Udp趋于设定电压（Up_ref）。并通过锁相环电路PLL1内置的压控振荡输入VCO模块将输入的直流电压信号Udp按一定线性比例关系转换成对应频率的PWM信号；并通过驱动控制电路OFD1输出两路互补的控制信号驱动电子开关G1~G4，从而形成环路的闭环锁相谐振控制。上述所述的采样比较电路PH1，通过两路非隔离全差分放大电路，分别将谐振回路电压ULC和谐振电容电压UC线性缩小，并通过比较电路整形成方波，由于未对谐振回路电流进行采样，且两路采样比较电路参数一致，大大减少了因采样整形引入的移相偏差，保证了鉴相的精度。上述所述的锁相控制电路PLL1，主要包含鉴相和压控振荡两部分功能，其中鉴相是将整形后的方波进行异或运算，输出占空比随相位差变化的方波信号；压控振荡器负责电压—频率线性变换，即将环路滤波调节电路PF1输出电压转换为对应频率的PWM信号，为驱动控制电路提供基准信号。环路滤波调节电路PF1，首先将鉴相输出的占空比方波通过低通滤波器转换为直流电压信号，再通过PI调节自动跟踪闭环调节，使输出电压Udp趋于设定电压Up_ref（即恒定相位），为压控振荡器提供输入电压。驱动控制电路OFD1将压控振荡器输出的振荡信号作为基准，形成两路互补带死区的驱动信号驱动电子开关，使得LC串联回路产生交变电流。
[0008]优选的，所述采样比较电路PH1包括谐振电容电压采样模块、谐振回路电压采样模块以及多个波形整形比较电路模块，所述谐振电容电压UC与谐振电容电压采样模块的输入端电性连接，所述谐振电容电压采样模块的输出端与其中一个波形整形比较电路模块的输入端电性连接，所述谐振回路电压ULC与谐振回路电压采样模块的输入端电性连接，所述谐振回路电压采样模块的输出端与另一个波形整形比较电路模块的输入端电性连接，两个所述波形整形比较电路模块的输出端分别得到方波输出Square_LC信号和方波输出Square_C信号。
[0009]优选的，所述谐振电容电压采样模块包括位于谐振回路电压ULC中的排插J2，所述谐振回路电压采样模块包括位于谐振电容电压UC中的排插J3，所述采样比较电路PH1的电路结构还包括电阻R21、电阻R27、电阻R41、电阻R47、电阻R18、电阻R28、电阻R38、电阻R49、电阻R24、电阻R26、电阻R45、电阻R48、电阻R34、电阻R51、电阻R30、电阻R50、电阻R35、电阻R52、运放芯片U4C、运放芯片U4D、运放芯片U5A、运放芯片U5B，所述排插J2的1引脚与电阻R21的一端电性连接，所述电阻R21的另一端分别与运放芯片U4C的9引脚和电阻R18的一端电性连接，所述电阻R18的另一端与运放芯片U4C的8引脚电性连接，所述排插J2的2引脚与电阻R27的一端电性连接，所述R27的另一端分别与运放芯片U4C的10引脚和电阻R28的一端电性连接，所述电阻R28的另一端接有参考数值电压Vref
‑
2500，所述运放芯片U4C的8引脚与电阻24的一端电性连接，所述电阻R24的另一端与运放芯片U5A的2引脚电性连接，所述运放芯片U5A的3引脚分别与电阻R26的一端和电阻R34的一端电性连接，所述R26的另一端接有参考数值电压Vref
‑
2500，所述电阻R34的另一端分别与电阻R30的一端和电阻R35的一端电性连接，所述电阻R30的另一端连接有+15V电压，所述运放芯片U5A的4引脚连接有地线，所述运放芯片U5A的8引脚分别连接有+15V电压和电容C24，所述电容C24的一端连接有电容C25，所述电容C25的一端与另一端电性连接且接有地线；所述排插J3的1引脚与电阻R41的一端电性连接，所述电阻R41的另一端分别与运放芯片U4D的13引脚和电阻R38的一端电性
连接，所述电阻R38的另一端与运放芯片U4D的14引脚电性连接，所述排插J3的2引脚与电阻R47的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种串联谐振感应加热锁相驱动电路，包括位于串联谐振感应加热回路中的谐振回路电压ULC、谐振电容电压UC、驱动器D1和驱动器D2、采样比较电路PH1、锁相控制电路PLL1、环路滤波调节电路PF1和驱动控制电路OFD1，其特征在于：所述谐振回路电压ULC的输出端和谐振电容电压UC的输出端分别与采样比较电路PH1的输入端电性连接，所述采样比较电路PH1输出端与锁相控制电路PLL1中的其中一个输入端电性连接，所述锁相控制电路PLL1中的其中一个输出端与环路滤波调节电路PF1的输入端电性连接，所述环路滤波调节电路PF1的输出端与锁相控制电路PLL1中的另一个输入端电性连接，所述锁相控制电路PLL1的另一个输出端与驱动控制电路OFD1的输入端电性连接，所述驱动控制电路OFD1的输出端分别与驱动器D1与和驱动器D2的输入端电性连接。2.根据权利要求1所述的一种串联谐振感应加热锁相驱动电路，其特征在于：所述采样比较电路PH1包括谐振电容电压采样模块、谐振回路电压采样模块以及多个波形整形比较电路模块，所述谐振电容电压UC与谐振电容电压采样模块的输入端电性连接，所述谐振电容电压采样模块的输出端与其中一个波形整形比较电路模块的输入端电性连接，所述谐振回路电压ULC与谐振回路电压采样模块的输入端电性连接，所述谐振回路电压采样模块的输出端与另一个波形整形比较电路模块的输入端电性连接，两个所述波形整形比较电路模块的输出端分别得到方波输出Square_LC信号和方波输出Square_C信号。3.根据权利要求2所述的一种串联谐振感应加热锁相驱动电路，其特征在于：所述谐振电容电压采样模块包括位于谐振回路电压ULC中的排插J2，所述谐振回路电压采样模块包括位于谐振电容电压UC中的排插J3，所述采样比较电路PH1的电路结构还包括电阻R21、电阻R27、电阻R41、电阻R47、电阻R18、电阻R28、电阻R38、电阻R49、电阻R24、电阻R26、电阻R45、电阻R48、电阻R34、电阻R51、电阻R30、电阻R50、电阻R35、电阻R52、运放芯片U4C、运放芯片U4D、运放芯片U5A、运放芯片U5B，所述排插J2的1引脚与电阻R21的一端电性连接，所述电阻R21的另一端分别与运放芯片U4C的9引脚和电阻R18的一端电性连接，所述电阻R18的另一端与运放芯片U4C的8引脚电性连接，所述排插J2的2引脚与电阻R27的一端电性连接，所述R27的另一端分别与运放芯片U4C的10引脚和电阻R28的一端电性连接，所述电阻R28的另一端接有参考数值电压Vref
‑
2500，所述运放芯片U4C的8引脚与电阻24的一端电性连接，所述电阻R24的另一端与运放芯片U5A的2引脚电性连接，所述运放芯片U5A的3引脚分别与电阻R26的一端和电阻R34的一端电性连接，所述R26的另一端接有参考数值电压Vref
‑
2500，所述电阻R34的另一端分别与电阻R30的一端和电阻R35的一端电性连接，所述电阻R30的另一端连接有+15V电压，所述运放芯片U5A的4引脚连接有地线，所述运放芯片U5A的8引脚分别连接有+15电压和电容C24，所述电容24的一端连接有电容C25，所述电容C25的一端与另一端电性连接且接有地线；所述排插J3的1引脚与电阻R41的一端电性连接，所述电阻R41的另一端分别与运放芯片U4D的13引脚和电阻R38的一端电性连接，所述电阻R38的另一端与运放芯片U4D的14引脚电性连接，所述排插J3的2引脚与电阻R47的一端电性连接，所述电阻R47的另一端分别与电阻R49的一端和运放芯片U4D的12引脚电性连接，所述电阻R49的另一端接有参考数值电压Vref
‑
2500，所述运放芯片U4D的14引脚与电阻R45的一端电性连接，所述电阻R45的另一端与运放芯片U5B的6引脚电性连接，所述运放芯片U5B的5引脚分别与电阻R48的一端和电阻R51的一端电性连接，所述电阻R48的另一端接有参考数值电压Vref
‑
2500，所述运放芯片U5B的7引脚与电阻R51的另一端电性连接，所述电阻R51的另一端
分别与电阻R50的一端和电阻R52的一端电性连接，所述电阻R50的另一端接有+15V电压。4.根据权利要求3所述的一种串联谐振感应加热锁相驱动电路，其特征在于：所述锁相控制电路PLL1包括鉴相模块和压控振荡输入VCO模块，两个所述波形整形比较电路模块的输出端与鉴相模块的输入端电性连接，所述鉴相模块的输出端与环路滤波调节电路PF1的输入端电性连接，所述路滤波调节电路PF1的输出端与压控振荡输入VCO模块的输入端电性连接，所述压控振荡输入VCO模块的输出端调频输出得到PWM_ref信号。5.根据权利要求4所述的一种串联谐振感应加热锁相驱动电路，其特征在于：所述鉴相模块的电路结构包括用于接收方波输出Square_LC信号和方波输出Square_C信号的鉴相输入、运算芯片、占空比输出、压控振荡电压输入、电容C28、电容C29、电阻R37、电阻R42、电阻R33和调频输出模块，所述鉴相输入与运算芯片一侧的输入端电性连接，所述运算芯片另一侧的输出端与占空比输出的输入端电性连接，所述运算芯片另一侧的输入端与压控振荡电压输入的输出端电性连接，所述运算芯片一侧的输出端与电阻R33的一端电性连接，所述电阻R33的另一端与调频输出模块的输入端电性连接，所述运算芯片一侧的输出端与电容C33的一端电性连接，所述电容C33的另一端与运算芯片一侧的输入端电性连接，所述运算芯片一侧的输出端与电阻R37的一端电性连接，所述运算芯片一侧的输出端与电阻R42的一端电性连接，所述电阻R42的另一端与电阻R37的另一端电性连接，所述电阻R37的另一端与运算芯片底部的输入端电性连接，所述电阻R37的另一端还连接有地线，所述运算芯片顶部的输出端接有+15V电压且和电容C28的一端电性连接，所述电容C28的另一端与电容C29的一端电性连接，所述电容...

【专利技术属性】
技术研发人员：柏华东，程雪婷，陈佳成，徐君芳，郭伟萍，
申请(专利权)人：杭州之江开关股份有限公司，
类型：新型
国别省市：