一种封装结构及封装方法技术

本申请公开了一种封装结构及封装方法，该封装结构包括：层叠设置的至少两个芯片；封装层，设置于顶层芯片远离其他芯片的一侧，其中，封装层远离顶层芯片的一侧设置有焊盘；除顶层芯片外的其他芯片包括：第一类信号线和第二类信号线，第一类信号线穿过所有芯片，分别与各芯片以及焊盘连接；第二类信号线焊盘连接，且第二类信号线不穿过芯片。本申请的封装结构将没有连接其他芯片需求的重要信号线提前引出，不需要穿过其他芯片，直接与封装层上的焊盘连接，有效避免了信号线在穿过其他芯片的过程中而造成的信号损耗，保证了信号的完整性，同时也缓解了其他芯片的走线压力，给其他芯片保留了更多的走线空间。了更多的走线空间。了更多的走线空间。

【技术实现步骤摘要】
一种封装结构及封装方法


[0001]本申请涉及器件封装的
，特别是涉及一种封装结构及封装方法。

技术介绍

[0002]现在的CHIP(芯片)to Wafer(晶圆)，Wafer to Wafer，CHIP to CHIP的多层组合中，连接各层都是需要3DIC(三维芯片)这种技术，使用TSV(Though Silicon Via重分布线)打穿硅连接两个不同的芯片，使得上下两个芯片连接，并把下面芯片中的信号穿过上层的芯片之后再接到外部封装的焊盘上。
[0003]在现有技术中，都是直接通过重分布线将两个芯片连接，使得本来不需要经过上层芯片的信号线也需要经过重分布线进入上层的芯片，最后通过上层芯片的焊盘再接出去，这样既增大了信号的损耗，也会给上层芯片增加走线的压力。

技术实现思路

[0004]本申请主要解决的技术问题是提供一种封装结构及封装方法，以满足封装结构减少信号损耗的需求。
[0005]为解决上述技术问题，本申请采用的第一个技术方案是提供一种封装结构，包括：层叠设置的至少两个芯片；封装层，设置于顶层芯片远离其他芯片的一侧，其中，封装层远离顶层芯片的一侧设置有焊盘；除顶层芯片外的其他芯片包括：第一类信号线和第二类信号线，第一类信号线穿过所有芯片，分别与各芯片以及焊盘连接；第二类信号线焊盘连接，且第二类信号线不穿过芯片。
[0006]其中，第二类信号线从除顶层芯片外的其他芯片引出，通过各芯片不重叠的位置延伸到焊盘，以与焊盘连接。
[0007]其中，顶层芯片或/和至少部分中间层的芯片的设定位置设置有通孔，第二类信号线从除顶层芯片外的其他芯片引出，穿过通孔，并贯穿封装层，以与焊盘连接。
[0008]其中，各芯片的通孔沿芯片堆叠方向的截面为阶梯状。
[0009]其中，第一类信号线、第二类信号线贯穿封装层。
[0010]其中，封装结构还包括连接层，连接层设置于各芯片之间。
[0011]其中，连接层中还设置有多个重分布线，第一类信号线通过重分布线穿过所有芯片，第二类信号线通过重分布线从底层芯片引出。
[0012]为解决上述技术问题，本申请采用的第二个技术方案是提供一种封装方法，包括：制备至少两个芯片；制备第一类信号线、第二类信号线，其中，第一类信号线穿过所有芯片，以分别与各芯片连接，且第二类信号线不穿过芯片；在顶层芯片远离其他芯片一侧制作封装层，封装层上制作有多个焊盘；将第一类信号线、第二类信号线贯穿封装层，与焊盘连接。
[0013]其中，在将第一类信号线、第二类信号线贯穿封装层，与焊盘连接的步骤中，包括：将第二类信号线从除顶层芯片外的其他芯片引出；引出的第二类信号线通过各芯片不重叠的位置，贯穿封装层，与焊盘连接。
[0014]其中，在将第一类信号线、第二类信号线贯穿封装层，与焊盘连接的步骤中，包括：在顶层芯片或/和至少部分中间层的芯片的设定位置制作通孔；将第二类信号线从除顶层芯片外的其他芯片引出后，穿过通孔，并贯穿封装层，与焊盘连接。
[0015]其中，制备至少两个芯片的步骤之后，制备第一类信号线、第二类信号线的步骤之前，还包括：制作至少一层连接层；将连接层设置于各芯片之间。
[0016]本申请的有益效果是：区别于现有技术的情况，本申请提供一种封装结构及封装方法，本申请的封装结构合理利用了各芯片大小不一的特点，将没有连接其他芯片需求的重要信号线提前引出，使其不穿过其他芯片，直接与封装层上的焊盘连接，有效避免了上述信号线在穿过其他芯片的过程中会造成的信号损耗，同时也缓解了其他芯片的走线压力，给其他芯片保留了更多的走线空间。
附图说明
[0017]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
[0018]图1是本申请封装结构第一实施例的结构示意图；
[0019]图2是本申请封装结构第二实施例的结构示意图；
[0020]图3是本申请封装结构第三实施例的结构示意图；
[0021]图4是本申请封装结构第四实施例的结构示意图；
[0022]图5是本申请封装方法第一实施例的流程示意图；
[0023]图6是本申请封装方法第二实施例的流程示意图。
[0024]附图标号：100/200/300/400、封装结构；101/201/301/401、芯片；1011/2011/3011/4011、顶层芯片；1012/2012/3012/4012、底层芯片；3013/4013、中间层芯片；30131/40131、第一中间子层芯片；30132/40132、第二中间子层芯片；102/202/302/402、封装层；103/203/303/403、第一类信号线；3031/4031、第一信号连接线；3032/4032、第二信号连接线；3033/4033、第三信号连接线；3034/4034、第三连接线；104/204/304/404、第二类信号线；3041/4041、第一信号线；3042/4042、第二信号线；3043/4043、第三信号线；105/205/305/405、连接层；106/206/306/406、重分布线；207/407、通孔；4071、第一通孔；4072、第二通孔；4073、第三通孔。
具体实施方式
[0025]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
[0026]在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排
除包含至少一种的情况。
[0027]应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
[0028]应当理解，本文中使用的术语“包括”、“包含”或者其他任何变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0029]由于现有的封装结构中不需要与其他芯片连接的信号线也需要经本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，其特征在于，所述封装结构包括：层叠设置的至少两个芯片；封装层，设置于顶层芯片远离其他芯片的一侧，其中，所述封装层远离所述顶层芯片的一侧设置有焊盘；除顶层芯片外的其他芯片包括：第一类信号线和第二类信号线，所述第一类信号线穿过所有所述芯片，分别与各芯片以及所述焊盘连接；所述第二类信号线与所述焊盘连接，且所述第二类信号线不穿过所述芯片。2.根据权利要求1所述的封装结构，其特征在于，所述第二类信号线从除所述顶层芯片外的其他芯片引出，通过各所述芯片不重叠的位置延伸到所述焊盘，以与所述焊盘连接。3.根据权利要求1所述的封装结构，其特征在于，所述顶层芯片或/和至少部分中间层的芯片的设定位置设置有通孔，所述第二类信号线从除所述顶层芯片外的其他芯片引出，穿过所述通孔，与所述焊盘连接。4.根据权利要求3所述的封装结构，其特征在于，各所述芯片的通孔沿所述芯片堆叠方向的截面为阶梯状。5.根据权利要求1～4任一项所述的封装结构，其特征在于，所述第一类信号线、所述第二类信号线贯穿所述封装层。6.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括连接层，所述连接层设置于各所述芯片之间。7.根据权利要求6任一项所述的封装结构，其特征在于，所述连接层中还设置有多个重分布线，所述第一类信号线通过所述重分布线穿过所有所述芯片，所述第二类信...

【专利技术属性】
技术研发人员：吕颖义，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：