一种半导体器件和芯片制造技术

本申请实施例提供一种半导体器件和芯片。该半导体器件包括：衬底，衬底中掺杂第一类型的离子；阱区，形成于衬底的表面，并从衬底的表面延伸至衬底的内部，阱区中掺杂第二类型的离子；其中，第一类型的离子与第二类型的离子的极性相反；第一隔离区，形成于阱区的表面，并从阱区的表面延伸至阱区的内部；第一氧化层，叠放于第一隔离区的表面；第二氧化层，叠放于第一氧化层远离第一隔离区的一侧表面；多晶硅电阻，叠放于第二氧化层远离第一隔离区的一侧表面。本申请中在多晶硅电阻与衬底设置了阱区，同时提高了多晶硅电阻与衬底之间的氧化层的厚度，从而能够提升多晶硅电阻与衬底之间的击穿电压。穿电压。穿电压。

【技术实现步骤摘要】
一种半导体器件和芯片


[0001]本申请实施例涉及半导体
，尤其涉及一种半导体器件和芯片。

技术介绍

[0002]随着半导体技术的发展以及电路元件趋于小型化，可以将各种类型的无源电路元件和有源电路元件集成在在半导体晶圆上，其中，无源电路元件可以是电阻、电感、电容等，有源电路元件可以是二极管、三极管、场效应管等。在一些应用场景中，可能需要电路元件能够承受较高的电压，例如，在一些应用中，电阻器需要承受高达数百伏特的电压，而电阻器在达到足够高的电压之前，可能出现器件击穿问题。
[0003]现有技术中，多晶硅电阻直接设置在场区上，场区由隔离区和场氧化(Field Oxide，FOX)层形成，多晶硅电阻与衬底之间的击穿电压取决于隔离区的深度和FOX厚度，能够降低多晶硅电阻击穿的风险。
[0004]然而，采用上述技术方案，隔离区的深度和FOX厚度均受到半导体工艺的限制，多晶硅电阻和衬底之间的击穿电压会受限，导致多晶硅电阻与衬底之间的的击穿电压较小。

技术实现思路

[0005]鉴于上述问题，本申请实施例提供了一种半导体器件和芯片，能够提升多晶硅电阻与衬底之间的的击穿电压。
[0006]第一方面，本申请实施例提供了一种半导体器件，包括：
[0007]衬底，所述衬底中掺杂第一类型的离子；
[0008]阱区，形成于所述衬底的表面，并从所述衬底的表面延伸至所述衬底的内部，所述阱区中掺杂第二类型的离子；其中，所述第一类型的离子与所述第二类型的离子的极性相反；
[0009]第一隔离区，形成于所述阱区的表面，并从所述阱区的表面延伸至所述阱区的内部；
[0010]第一氧化层，叠放于所述第一隔离区的表面；
[0011]第二氧化层，叠放于所述第一氧化层远离所述第一隔离区的一侧表面；
[0012]多晶硅电阻，叠放于所述第二氧化层远离所述第一隔离区的一侧表面。
[0013]在一些实施例中，所述半导体器件还包括：
[0014]两个第一接触区，两个所述第一接触区形成于所述阱区的表面，并从所述阱区的表面延伸至所述阱区的内部；两个所述第一接触区位于所述第一隔离区的相对两侧；所述第一接触区中掺杂所述第二类型的离子，且所述第一接触区的掺杂浓度大于所述阱区的掺杂浓度。
[0015]在一些实施例中，所述半导体器件还包括：
[0016]第二接触区，形成于所述衬底的表面，并从所述衬底的表面延伸至所述衬底的内部；所述第二接触区中掺杂所述第一类型的离子，且所述第二接触区的掺杂浓度大于所述
衬底的掺杂浓度。
[0017]在一些实施例中，所述半导体器件还包括：
[0018]第二隔离区，位于所述第一接触区和相邻的所述第二接触区之间；其中，一部分所述第二隔离区形成于所述衬底的表面，并从所述衬底的表面延伸至所述衬底的内部，另一部分所述第二隔离区形成于所述阱区的表面，并从所述阱区的表面延伸至所述阱区的内部。
[0019]在一些实施例中，所述第一氧化层为场氧化FOX层，所述第二氧化层为Resurf氧化层。
[0020]在一些实施例中，所述多晶硅电阻与所述第一隔离区之间的所述氧化层的厚度范围为1250A
‑
1300A。
[0021]在一些实施例中，所述第一类型为P型，所述第二类型为N型。
[0022]在一些实施例中，所述第一类型为N型，所述第二类型为P型。
[0023]在一些实施例中，所述第一隔离区为浅槽隔离STI区。
[0024]在一些实施例中，所述阱区为高压N型阱HVNW区。
[0025]在一些实施例中，所述第一隔离区的厚度范围为5800A
‑
5900A。
[0026]第二方面，本申请实施例提供了一种芯片，包括：第一方面提供的任一种半导体器件。
[0027]本申请实施例的技术方案中，半导体器件包括：衬底，衬底中掺杂第一类型的离子；阱区，形成于衬底的表面，并从衬底的表面延伸至衬底的内部，阱区中掺杂第二类型的离子；其中，第一类型的离子与第二类型的离子的极性相反；第一隔离区，形成于阱区的表面，并从阱区的表面延伸至阱区的内部；第一氧化层，叠放于第一隔离区的表面；第二氧化层，叠放于第一氧化层远离第一隔离区的一侧表面；多晶硅电阻，叠放于第二氧化层远离第一隔离区的一侧表面，如此，在多晶硅电阻与衬底之间设置了两层氧化层，能够增加氧化层的厚度，从而能够提升多晶硅电阻与衬底之间的击穿电压。此外，在多晶硅电阻与衬底之间设置了阱区，阱区与衬底的掺杂类型不同，相当于在多晶硅电阻与衬底之间连接了一个PN结，PN结的反偏电压可以补偿多晶硅电阻与衬底之间的击穿电压，从而能够进一步提升多晶硅电阻与衬底之间的击穿电压。
[0028]上述说明仅是本申请实施例技术方案的概述，为了能够更清楚了解本申请实施例的技术手段，而可依照说明书的内容予以实施，并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。
附图说明
[0029]为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0030]图1为现有技术提供的一种半导体器件的结构示意图；
[0031]图2为本申请实施例提供的一种半导体器件的结构示意图；
[0032]图3A
‑
3G为本申请实施例提供的半导体器件的各工艺步骤的结构示意图；
[0033]图4为本申请实施例提供的另一种半导体器件的结构示意图；
[0034]图5为本申请实施例提供的又一种半导体器件的结构示意图；
[0035]图6为本申请实施例提供的又一种半导体器件的结构示意图
[0036]图7为本申请实施例提供的又一种半导体器件的结构示意图。
具体实施方式
[0037]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0038]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同；本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请；本申请的说明书和权利要求书及附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。
[0039]在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，所述衬底中掺杂第一类型的离子；阱区，形成于所述衬底的表面，并从所述衬底的表面延伸至所述衬底的内部，所述阱区中掺杂第二类型的离子；其中，所述第一类型的离子与所述第二类型的离子的极性相反；第一隔离区，形成于所述阱区的表面，并从所述阱区的表面延伸至所述阱区的内部；第一氧化层，叠放于所述第一隔离区的表面；第二氧化层，叠放于所述第一氧化层远离所述第一隔离区的一侧表面；多晶硅电阻，叠放于所述第二氧化层远离所述第一隔离区的一侧表面。2.根据权利要求1所述的半导体器件，其特征在于，还包括：两个第一接触区，两个所述第一接触区形成于所述阱区的表面，并从所述阱区的表面延伸至所述阱区的内部；两个所述第一接触区位于所述第一隔离区的相对两侧；所述第一接触区中掺杂所述第二类型的离子，且所述第一接触区的掺杂浓度大于所述阱区的掺杂浓度。3.根据权利要求2所述的半导体器件，其特征在于，还包括：第二接触区，形成于所述衬底的表面，并从所述衬底的表面延伸至所述衬底的内部；所述第二接触区中掺杂所述第一类型的离子，且所述第二接触区的掺杂浓度大于所述衬底的掺杂浓度。4.根据权利要求3所述的半导体器件，其特征在于，还包括：第二隔离区，位于所述第一接触区和相邻的所述第二接触区之间；其中，一部分所述第二隔离区形成于所述衬底的...

【专利技术属性】
技术研发人员：王建，张泽飞，张俊，
申请(专利权)人：上海类比半导体技术有限公司，
类型：新型
国别省市：