多通道开关阵列控制电路及自动检测系统技术方案

本发明专利技术公开了一种多通道开关阵列控制电路及自动检测系统，其包括地址译码模块、通道译码模块以及触发阵列模块，其中，地址译码模块的第一输入端和第二输入端用于接收外部输入的地址信号及片选信号；通道译码模块的第一输入端、第二输入端以及第三输入端用于接收外部输入的通道信号、片选信号以及采样控制信号；触发阵列模块的第一输入端和第二输入端与地址译码模块和通道译码模块的输出端连接，触发阵列模块的第三输入端用于接收外部输入数据；其中，触发阵列模块包括多个通道，每个通道包括多个D触发器，采样控制信号经通道译码模块传输至D触发器中的时钟端，控制对输入数据进行采样输出。本发明专利技术不仅提高了可扩展性，还降低了能耗。降低了能耗。降低了能耗。

【技术实现步骤摘要】
多通道开关阵列控制电路及自动检测系统


[0001]本专利技术涉及集成电路
，尤其涉及一种多通道开关阵列控制电路及自动检测系统。

技术介绍

[0002]随着技术的发展，可用于电压、电流传输的模拟开关阵列被广泛应用，例如用于3D扫描、印刷电路板测试等自动检测系统中。以印刷电路板为例，印刷电路板的有源测试需要对板上各个引脚和层间绝缘性布设大量探针，根据印刷电路板的面积需要可单独控制的数百到数千组模拟开关，而现有技术中，会根据测试需求定制开关阵列控制电路，但定制的开关阵列控制电路扩展性较差且功耗较大。
[0003]因此，为了解决上述问题，本专利技术提供了一种易扩展及功耗较低的多通道开关阵列控制电路及自动检测系统。

技术实现思路

[0004]本专利技术提供了一种多通道开关阵列控制电路及自动检测系统，旨在解决现有开关阵列控制电路扩展性较差及功耗较大的问题。
[0005]为了解决上述技术问题，本专利技术一方面提供了一种多通道开关阵列控制电路，其包括：地址译码模块，所述地址译码模块的第一输入端和第二输入端分别用于接收外部输入的地址信号及片选信号；通道译码模块，所述通道译码模块的第一输入端、第二输入端以及第三输入端分别用于接收外部输入的通道信号、所述片选信号以及采样控制信号；以及触发阵列模块，所述触发阵列模块的第一输入端和第二输入端分别与所述地址译码模块及所述通道译码模块的输出端连接，以接收所述地址译码模块及所述通道译码模块输出的地址译码信号及通道译码信号，所述触发阵列模块的第三输入端和第四输入端分别用于接收外部输入数据及复位信号；其中，所述触发阵列模块包括多个通道，每个所述通道包括多个D触发器，所述采样控制信号经所述通道译码模块传输至所述D触发器中的时钟端，以控制对所述输入数据进行采样输出。
[0006]进一步地，所述地址译码模块包括一个非门、N个第一两输入逻辑门以及一个N
‑2N
线译码器；所述N个第一两输入逻辑门的第一输入端和第二输入端分别用于接收所述地址信号及所述片选信号，所述N个第一两输入逻辑门的输出端与所述N
‑2N
线译码器的输入端连接；所述非门的输入端用于接收所述片选信号，所述非门的输出端与所述N
‑2N
线译码器的使能端连接；所述N
‑2N
线译码器的输出端与所述触发阵列模块的第一输入端连接；其中，N≥2。
[0007]进一步地，所述地址译码模块包括2个第一两输入逻辑门和一个2
‑
4线译码器，所述2
‑
4线译码器的输出端经所述非门与所述触发阵列模块的第一输入端连接。
[0008]进一步地，所述第一两输入逻辑门为与门和或门中的一种。
[0009]进一步地，所述通道译码模块包括一个与非门、M个第二两输入逻辑门以及一个M
‑
2
M
线译码器；所述M个第二两输入逻辑门的第一输入端和第二输入端分别用于接收所述通道信号及所述片选信号，所述M个第二两输入逻辑门的输出端与所述M
‑2M
线译码器的输入端连接；所述与非门的第一输入端和第二输入端分别用于接收所述片选信号和所述采样控制信号，所述与非门的输出端与所述M
‑2M
线译码器的使能端连接；所述M
‑2M
线译码器的输出端与所述触发阵列模块的第二输入端连接；其中，M=2N。
[0010]进一步地，所述通道译码模块包括4个第二两输入逻辑门以及一个4
‑
16线译码器，所述4
‑
16线译码器的输出端经所述非门与所述触发阵列模块的第二输入端连接。
[0011]进一步地，所述第二两输入逻辑门为与门和或门中的一种。
[0012]进一步地，所述触发阵列模块包括2
M
个通道，每个所述通道包括2
N
个D触发器和2
N
个与非门，所述2
N
个与非门的第一输入端与所述N
‑2N
线译码器的输出端输出的2
N
位所述地址译码信号连接，所述2
N
个与非门的第二输入端与所述M
‑2M
线译码器的输出端输出的2
M
位中的一位所述通道译码信号连接，其中，不同所述通道中的所述2
N
个与非门的第二输入端所连接的所述通道译码信号不同；所述2
N
个D触发器的时钟端与所述2
N
个与非门的输出端连接，所述2
N
个D触发器的数据端及复位端分别用于接收所述输入数据及所述复位信号。
[0013]进一步地，所述触发阵列模块包括16个通道，每个通道包括4个D触发器和4个与非门，所述D触发器为异步复位的触发器。
[0014]本专利技术另一方面还提供了一种自动检测系统，所述自动检测系统包括模拟开关阵列及上述多通道开关阵列控制电路。
[0015]本专利技术所公开的多通道开关阵列控制电路及自动检测系统，由于地址译码模块和通道译码模块的第二输入端均用于接收片选信号，通过该片选信号可进行多片扩展，提高了扩展性；采样控制信号经通道译码模块传输至D触发器中的时钟端，以控制对输入数据进行采样，可降低能耗。本专利技术所公开的多通道开关阵列控制电路解决了现有开关阵列控制电路扩展性较差及功耗较大的问题。
附图说明
[0016]为了更清楚地说明本专利技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1是本专利技术一实施例提供的多通道开关阵列控制电路的结构示意图；图2是本专利技术一实施例提供的多通道开关阵列控制电路的电路原理图；图3是本专利技术一实施例提供的自动检测系统的结构示意图；图4是本专利技术一实施例提供的信号时序图。
具体实施方式
[0018]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和
ꢀ“
包含”指示
所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
[0020]还应当理解，在此本专利技术说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本专利技术。如在本专利技术说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
[0021]还应当进一步理解，在本专利技术说明书和所附权利要求书中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道开关阵列控制电路，其特征在于，包括：地址译码模块，所述地址译码模块的第一输入端和第二输入端分别用于接收外部输入的地址信号及片选信号；通道译码模块，所述通道译码模块的第一输入端、第二输入端以及第三输入端分别用于接收外部输入的通道信号、所述片选信号以及采样控制信号；以及触发阵列模块，所述触发阵列模块的第一输入端和第二输入端分别与所述地址译码模块及所述通道译码模块的输出端连接，以接收所述地址译码模块及所述通道译码模块输出的地址译码信号及通道译码信号，所述触发阵列模块的第三输入端和第四输入端分别用于接收外部输入数据及复位信号；其中，所述触发阵列模块包括多个通道，每个所述通道包括多个D触发器，所述采样控制信号经所述通道译码模块传输至所述D触发器中的时钟端，以控制对所述输入数据进行采样输出。2.根据权利要求1所述的多通道开关阵列控制电路，其特征在于，所述地址译码模块包括一个非门、N个第一两输入逻辑门以及一个N
‑2N
线译码器；所述N个第一两输入逻辑门的第一输入端和第二输入端分别用于接收所述地址信号及所述片选信号，所述N个第一两输入逻辑门的输出端与所述N
‑2N
线译码器的输入端连接；所述非门的输入端用于接收所述片选信号，所述非门的输出端与所述N
‑2N
线译码器的使能端连接；所述N
‑2N
线译码器的输出端与所述触发阵列模块的第一输入端连接；其中，N≥2。3.根据权利要求2所述的多通道开关阵列控制电路，其特征在于，所述地址译码模块包括2个第一两输入逻辑门和一个2
‑
4线译码器，所述2
‑
4线译码器的输出端经所述非门与所述触发阵列模块的第一输入端连接。4.根据权利要求2所述的多通道开关阵列控制电路，其特征在于，所述第一两输入逻辑门为与门和或门中的一种。5.根据权利要求2所述的多通道开关阵列控制电路，其特征在于，所述通道译码模块包括一个与非门、M个第二两输入逻辑门以及一个M
‑2M
线译码器；所述M个第二两输入逻辑门的第一输入端和第二输入端分别用于接收所述通道信号及所述片选信号，所述M个第二两输入逻辑门的输出端与所述M

【专利技术属性】
技术研发人员：来新泉，丁晨涛，张伟，周宏哲，李继生，
申请(专利权)人：西安水木芯邦半导体设计有限公司，
类型：发明
国别省市：